[发明专利]一种功率半导体器件及制备工艺

说明书

本发明提供了一种功率半导体器件及制备方法，通过低温低压预烧结的方式使功率半导体器件各层组件之间形成良好的粘接，避免烧结过程中各组件位置发生偏移，并在功率芯片上设置高度平衡膜用于平衡贴装铜箔的源级和未贴装铜箔的门极之间形成的高度差，使在一次烧结过程中，功率芯片整体受压均匀；本发明提出的技术方案不仅彻底解决烧结产品的高度差的影响，同时通过进一步优化烧结工艺，实现芯片上下表面一次烧结方案，采用铜线和铜带键合的方式，提高了模块功率循环的寿命。

技术领域

本发明属于功率半导体技术领域，尤其涉及一种功率半导体器件及制备工艺。

背景技术

碳化硅(silicon carbide，SiC)材料由于其三倍于硅(silicon，Si)的禁带宽度，高的临界击穿电场、热导率和载流子饱和漂移速度，使得其成为制备电力电子领域核心功率器件绝佳的材料。同时因为SIC的大功率、高服役温度、高电压高频率的工作环境使其对封装材料、工艺、结构、热管理及可靠性提出了更高的要求。

如图1所示的传统银烧结工艺的流程原理图；传统银烧结工艺依次需要经过流程：烧结材料粘取和固化、贴芯片、第一次芯片下表面烧结，如图1(a)所示、去除芯片上表面氧化、贴装铜框架、第二次芯片上表面烧结，如图1(b)所示。传统银烧结可能带来的技术问题：1.芯片需要承受两次高温高压(温度为200度以上，压力为15Mpa以上)，对芯片性能考验较大，会产生芯片破裂等损伤；2.去氧化工艺一般选用等离子去氧化，对芯片的polymide会有损伤，影响芯片的电性能；3.芯片下表面和上表面的烧结模具不一致，需要采购两套烧结治具；4.烧结时，设备要求产品(贴装芯片之后和贴装铜框架之后)的高度差不超过0.1mm，对前序工艺要求较高；5.贴装铜框架因为目前贴片机的限制导致铜框架的形状限制较多。

因此，传统银烧结工艺因为高压的限制和设备的设计，对于烧结产品的高度差有极大的限制，使芯片上下表面的全银烧结方案，工艺流程复杂且产品限制条件较多。

发明内容

本发明所要解决的技术问题在于提供一种功率半导体器件及制备工艺，旨在解决传统功率半导体器件银烧结工艺中，工艺流程复杂且产品限制条件多的问题。

为解决上述技术问题，本发明是这样实现的，本发明第一方面提供一种功率半导体器件制备工艺，所述制备工艺包括：

提供基板，采用低温低压贴装处理技术在所述基板上依次层叠设置第一烧结材料层、功率芯片和铜箔，所述铜箔靠近于所述功率芯片的一侧设置有第二烧结材料层，其中，所述铜箔对应于所述功率芯片的源极设置；

在所述功率芯片上贴装高度平衡膜，所述高度平衡膜对应于所述功率芯片的门极设置；

对贴装完成的整体器件进行烧结处理，将所述功率芯片与所述铜箔进行连接，以及将所述功率芯片与所述基板进行连接；

在所述铜箔上键合连接铜带，得到功率半导体器件。

进一步地，所述低温低压贴装处理技术中的贴装温度为130－170℃，贴装压力为0.3－1Mpa，贴装时间持续0.5－3s。

进一步地，所述第一烧结材料层和所述第二烧结材料层的材质均为银薄膜，所述第一烧结材料层的厚度为55－65μm，所述第二烧结材料层的厚度为45－55μm。

进一步地，所述功率芯片的表面设置有金属镀层，所述金属镀层的材质为银或金，所述金属镀层的厚度为180－220nm。

进一步地，所述高度平衡膜的材质包括特氟龙膜、硅橡胶中的其中一种。

进一步地，所述烧结处理包括：将所述贴装完成的整体器件置于烧结模具中采用高温高压烧结工艺进行烧结。

进一步地，所述烧结处理过程中，所述烧结处理的温度为230－270℃，压力为15－25Mpa。