[发明专利]具有栅间介质区的分离栅MOS器件及制造方法

权利要求书

1.一种具有栅间介质区的分离栅MOS器件，其特征在于包括：

第一导电类型衬底(100)，位于第一导电类型衬底(100)上方的第一导电类型第一外延层(110)，位于第一导电类型第一外延层(110)上方的第一导电类型第二外延层(111)，位于第一导电类型第二外延层(111)上方的第一导电类型第三外延层(112)；

从第一导电类型第一外延层(110)上表面向下开设有第一分离栅槽(120)，从第一导电类型第三外延层(112)上表面向下开设有第二分离栅槽(140)，两个分离栅槽之间存在栅间介质区(130)；第一分离栅槽(120)内设有多重沟槽介质层，包括第一沟槽介质层(121)、第一沟槽介质层(121)内部的第二沟槽介质层(122)、第二沟槽介质层(122)内部的第三沟槽介质层(123)，在第三沟槽介质层(123)内设有分离栅(124)，分离栅隔离介质层(125)位于分离栅(124)上方，分离栅隔离介质层(125)和多重沟槽介质层将分离栅包围住，第二分离栅槽(140)内具有控制栅隔离介质层(126)，在控制栅隔离介质层(126)内设有控制栅(127)，在控制栅(127)上方存在隔离氧化层(160)；

两个元胞的第二分离栅槽(140)之间设有第二导电类型阱区(150)，第二导电类型阱区(150)上方为第一导电类型重掺杂区(151)，第一导电类型重掺杂区(151)侧面为源极金属孔(161)，源极金属孔(161)下方为第二导电类型重掺杂区(152)，源极金属孔(161)穿过第一导电类型重掺杂区(151)至第二导电类型重掺杂区(152)。

2.根据权利要求1所述的一种具有栅间介质区的分离栅MOS器件，其特征在于：先于所述第一导电类型第一外延层(110)中形成第一分离栅槽(120)、第一沟槽介质层(121)、第二沟槽介质层(122)、第三沟槽介质层(123)、分离栅(124)、分离栅隔离介质层(125)，再于所述第一导电类型第二外延层(111)中形成栅间介质区(130)，最后于所述第一导电类型第三外延层(112)中形成第二分离栅槽(140)、控制栅隔离介质层(126)、控制栅(127)。

3.根据权利要求1所述的一种具有栅间介质区的分离栅MOS器件，其特征在于：所述第一沟槽介质层(121)和第三沟槽介质层(123)的材料为氧化硅，第二沟槽介质层(122)的材料为氮化硅。

4.根据权利要求1所述的一种具有栅间介质区的分离栅MOS器件，其特征在于：所述栅间介质区(130)为含第一导电类型且掺杂浓度量级大于1×10¹⁸cm^-3的重掺杂的硅层、或含有PN条交替的超结结构硅层、或High-K材料。

5.根据权利要求4所述的一种具有栅间介质区的分离栅MOS器件，其特征在于：所述栅间介质区(130)为含有PN条交替的超结结构硅层，PN条交替的方向与第二分离栅槽(140)侧壁平行或者垂直，当交替方向与第二分离栅槽(140)平行时，PN条交替结构沿从第二分离栅槽底部至第一分离栅槽顶部的方向上下交替排列，或沿垂直于纸面的方向前后交替排列。

6.根据权利要求1所述的一种具有栅间介质区的分离栅MOS器件，其特征在于：所述栅间介质层(130)为硅材料时，所述分离栅隔离介质层(125)和控制栅隔离介质层(126)用于隔离分离栅和控制栅，避免与栅间介质层(130)直接接触；所述栅间介质层为High-K材料时，High-K材料发挥分离栅隔离介质层(125)和控制栅隔离介质层(126)的隔离作用。

7.根据权利要求1所述的一种具有栅间介质区的分离栅MOS器件，其特征在于：第一导电类型为N型，第二导电类型为P型；或者第一导电类型为P型，第二导电类型为N型。

8.根据权利要求1所述的一种具有栅间介质区的分离栅MOS器件，其特征在于：第一导电类型第一外延层(110)、第一导电类型第二外延层(111)、第一导电类型第三外延层(112)均为硅层。