[发明专利]集成金属电阻层的制造方法在审
申请号: | 202111097917.4 | 申请日: | 2021-09-18 |
公开(公告)号: | CN115841985A | 公开(公告)日: | 2023-03-24 |
发明(设计)人: | 龚昌鸿;朱绍佳;于明非;陈建勋;胡展源 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/522;H01L23/528;H01L23/538 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成 金属 电阻 制造 方法 | ||
1.一种集成金属电阻层的制造方法,其特征在于,包括如下步骤:
步骤一、选定金属电阻层的形成位置,所述金属电阻层的形成位置位于后段工艺中的一层镶嵌了铜连线的层间膜的表面,令所述金属电阻层的前一层层间膜为选定层层间膜,所述选定层层间膜中镶嵌的铜连线为选定层铜连线,所述选定层铜连线从第一层铜连线到次顶层铜连线之间选择;
步骤二、在半导体衬底上完成所述选定层铜连线和所述选定层层间膜的形成工艺;
步骤三、形成所述金属电阻层,包括分步骤:
步骤31、沉积所述金属电阻层的材料层,所述金属电阻层的材料层的电阻率高于铜的电阻率;
步骤32、对所述金属电阻层的材料层进行图形化刻蚀在选定的区域中形成所述金属电阻层,所述金属电阻层的形成区域位于所述选定层层间膜表面;
步骤四、形成后一层铜连线和所述后一层铜连线底部的通孔,所述后一层铜连线底部的通孔采用两种不同高度,其中位于所述金属电阻层顶部的通孔的高度低于位于所述选定层铜连线顶部的通孔的高度。
2.如权利要求1所述的集成金属电阻层的制造方法,其特征在于:步骤二中提供的所述半导体衬底完成了前段工艺、中段工艺以及所述选定层铜连线之前的后段工艺。
3.如权利要求2所述的集成金属电阻层的制造方法,其特征在于:所述中段工艺中形成有第零层层间膜和穿过所述第零层层间膜的接触栓。
4.如权利要求3所述的集成金属电阻层的制造方法,其特征在于:所述第一层铜连线的底部和所述接触栓连接。
5.如权利要求4所述的集成金属电阻层的制造方法,其特征在于:所述第一层铜连线采用单大马士革工艺形成。
6.如权利要求4所述的集成金属电阻层的制造方法,其特征在于:第二层以上的各层铜连线和各层铜连线底部的通孔都采用双大马士革工艺形成。
7.如权利要求1所述的集成金属电阻层的制造方法,其特征在于:步骤31中,所述金属电阻层的材料层包括第一氮化钛层或第二钴层。
8.如权利要求7所述的集成金属电阻层的制造方法,其特征在于:步骤31中,在沉积所述金属电阻层的材料层之前还包括沉积第三扩散阻挡层的步骤。
9.如权利要求8所述的集成金属电阻层的制造方法,其特征在于:所述第三扩散阻挡层采用碳掺杂氮化硅层。
10.如权利要求8或9所述的集成金属电阻层的制造方法,其特征在于:步骤32中,对所述金属电阻层的材料层的图形化刻蚀停止在所述第三扩散阻挡层上。
11.如权利要求7所述的集成金属电阻层的制造方法,其特征在于:步骤31中,在沉积所述金属电阻层的材料层之后还包括沉积第四氧化硅层的步骤。
12.如权利要求7所述的集成金属电阻层的制造方法,其特征在于:所述第一氮化钛层的厚度为50nm~150nm;
所述第二钴层的厚度为10nm~50nm。
13.如权利要求7所述的集成金属电阻层的制造方法,其特征在于:步骤四中,所述后一层铜连线底部的通孔的开口的刻蚀工艺停止在所述选定层铜连线或所述金属电阻层的表面上,从而形成两种不同高度的所述后一层铜连线底部的通孔。
14.如权利要求1所述的集成金属电阻层的制造方法,其特征在于:步骤32中,所述图形化刻蚀的选定的区域通过光刻工艺定义。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111097917.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种波束控制方法、基站、终端及装置
- 下一篇:个体化神经调控靶点的定位系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造