[发明专利]集成电路装置

说明书

一种集成电路装置。所述集成电路装置包括载板、胶层以及集成电路芯片。所述胶层涂覆于所述载板之上，其中所述胶层包括铜浆，所述胶层的厚度在5‑35微米的范围，所述铜浆的粘度系数在10000‑30000cPs的范围，所述铜浆的触变指数在1.5‑3的范围。所述集成电路芯片通过所述胶层粘接于所述载板之上。

技术领域

本申请是有关于一种装置，详细来说，是有关于一种集成电路装置。

背景技术

目前的半导体封装工艺中，一般使用普通的银胶进行黏晶工艺以完成焊接。然而，银浆会存在烘烤后开裂的风险，并且，当使用某些材料制成载板(如引线框架)时，银浆的颜色与载板颜色相近，造成无法识别银浆在载板的位置。

发明内容

有鉴于此，本申请提出一种集成电路装置以解决上述问题。

依据本申请一实施例，提出一种集成电路装置。所述集成电路装置包括载板、胶层以及集成电路芯片。所述胶层涂覆于所述载板之上，其中所述胶层包括铜浆，所述胶层的厚度在5-35微米的范围，所述铜浆的粘度系数在10000-30000cPs的范围，所述铜浆的触变指数在1.5-3的范围。所述集成电路芯片通过所述胶层粘接于所述载板之上。

依据本申请一实施例，所述铜浆为高分子抗氧化铜浆。

依据本申请一实施例，所述铜浆包括奈米抗氧化铜粉。

依据本申请一实施例，所述铜浆的粘度系数是15880cPs。

依据本申请一实施例，所述铜浆的触变指数是2.12。

依据本申请一实施例，所述胶层的导热系数大于15W/m.K。

依据本申请一实施例，所述胶层的厚度在15-35微米的范围。

依据本申请一实施例，所述集成电路芯片的厚度大于200微米，所述胶层的溢出高度在所述集成电路芯片的厚度的20％-80％的范围。

依据本申请一实施例，所述集成电路芯片的厚度大于200微米，所述胶层的溢出高度在所述集成电路芯片的厚度的40％-60％的范围。

依据本申请一实施例，所述集成电路芯片的厚度在100-200微米的范围，所述胶层的溢出高度在所述集成电路芯片的厚度的20％-90％的范围。

依据本申请一实施例，所述集成电路芯片的厚度在100-200微米的范围，所述胶层的溢出高度在所述集成电路芯片的厚度的30％-80％的范围。

依据本申请一实施例，所述集成电路芯片的厚度小于100微米，所述胶层的溢出高度小于所述集成电路芯片的厚度。

依据本申请一实施例，所述集成电路芯片的厚度小于100微米，所述胶层的溢出高度小于所述集成电路芯片的厚度的95％。

依据本申请一实施例，所述集成电路芯片的尺寸小于或等于2毫米*2毫米，放置在所述胶层上的所述集成电路芯片的芯片倾斜小于10微米。

依据本申请一实施例，所述集成电路芯片的尺寸小于或等于2毫米*2毫米，放置在所述胶层上的所述集成电路芯片的芯片倾斜小于7微米。

依据本申请一实施例，所述集成电路芯片的尺寸大于2毫米*2毫米，放置在所述胶层上的所述集成电路芯片的芯片倾斜小于20微米。

依据本申请一实施例，所述集成电路芯片的尺寸大于2毫米*2毫米，放置在所述胶层上的所述集成电路芯片的芯片倾斜小于15微米。

附图说明

附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：

图1演示依据本申请一实施例之集成电路装置的侧视视图。