[发明专利]具有PUC结构的3D NAND闪存器件及其制备方法在审
| 申请号: | 202111058879.1 | 申请日: | 2021-09-09 |
| 公开(公告)号: | CN115802753A | 公开(公告)日: | 2023-03-14 |
| 发明(设计)人: | 杨涛;夏志良;霍宗亮 | 申请(专利权)人: | 中国科学院微电子研究所 |
| 主分类号: | H10B41/35 | 分类号: | H10B41/35;H10B41/27;H10B43/35;H10B43/27;H01L21/02 |
| 代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 张体南 |
| 地址: | 100029 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 具有 puc 结构 nand 闪存 器件 及其 制备 方法 | ||
1.一种具有PUC结构的3D NAND闪存器件,其中,包括:
衬底结构,作为所述PUC结构的支撑结构,设置于所述PUC结构下方;
其中,所述衬底结构通过金属诱导横向结晶工艺处理形成,以实现横向诱导结晶,晶界方向应多为垂直方向,提高所述衬底结构的迁移率,降低电子和空穴的传输影响。
2.根据权利要求1所述的具有PUC结构的3D NAND闪存器件,其中,所述衬底结构包括:
多晶硅层,设置于所述衬底结构的上部,与所述PUC结构的下部连接设置。
3.根据权利要求2所述的具有PUC结构的3D NAND闪存器件,其中,所述多晶硅层包括未掺杂多晶硅层、N型多晶硅层、P型多晶硅层和离子注入多晶硅层中至少之一。
4.根据权利要求2所述的具有PUC结构的3D NAND闪存器件,其中,所述衬底结构还包括:
诱导形成层,设置于所述多晶硅层下方,用于作为所述衬底结构的导电层;
间隔层,设置于所述诱导形成层下方;
电路层,设置于所述间隔层下方;
其中,所述间隔层用于间隔所述电路层和所述诱导形成层,以确保在所述金属诱导横向结晶工艺处理的过程中,诱导形成层不会对所述电路层产生影响。
5.根据权利要求4所述的具有PUC结构的3D NAND闪存器件,其中,所述诱导形成层材料为金属和/或对应的金属硅化物;所述间隔层为TEOS层;电路层为CMOS层。
6.一种权利要求1-5中任一项所述的具有PUC结构的3D NAND闪存器件的制备方法,其中,包括:
形成衬底结构;
在所述衬底结构上形成PUC结构,以构成所述3D NAND闪存器件;
其中,在所述形成衬底结构中,包括:通过金属诱导横向结晶工艺处理形成所述衬底结构,以实现横向诱导结晶,晶界方向应多为垂直方向,提高所述衬底结构的迁移率,降低电子和空穴的传输影响。
7.根据权利要求6所述的制备方法,其中,在所述通过金属诱导横向结晶工艺处理形成所述衬底结构中,包括:
形成初始衬底结构;
对所述初始衬底结构进行金属诱导横向结晶工艺处理,形成所述衬底结构;
其中,所述初始衬底结构包括自下而上依次设置的初始电路层、初始间隔层、非晶硅层和诱导层,分别用于形成所述衬底结构的电路层、间隔层、多晶硅层和诱导形成层。
8.根据权利要求7所述的制备方法,其中,在所述形成初始衬底结构中,包括:
在初始电路层上形成初始间隔层;
在所述初始间隔层上形成所述非晶硅层;
在所述非晶硅层上形成所述诱导层。
9.根据权利要求7所述的制备方法,其中,在所述对所述初始衬底结构进行金属诱导横向结晶工艺处理,形成所述衬底结构中,包括:
以300℃-800℃的退火温度,在氮气或氢气的气体氛围中对所述初始衬底结构执行热退火工艺,以形成所述衬底结构。
10.根据权利要求9所述的制备方法,其中,在所述对所述初始衬底结构进行金属诱导横向结晶工艺处理,形成所述衬底结构之前,还包括:
对所述非晶硅层进行原位掺杂工艺处理,形成N型非晶硅层或P型非晶硅层;或者
对所述非晶硅层进行离子注入工艺处理,形成离子非晶硅层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111058879.1/1.html,转载请声明来源钻瓜专利网。





