[发明专利]一种凹型电荷俘获层突触晶体管及其制备方法

说明书

本发明公开了一种凹型电荷俘获层突触晶体管及其制备方法，属于面向神经网络硬件化应用的突触器件领域。本发明采用的凹型电荷俘获层结构便于通过首次编程将电荷隧穿到俘获层，而后通过若编程的方式改变电荷俘获位置的方式来降低操作电压；另一方面，通过在栅源或者栅漏之间的电压脉冲控制电荷在俘获层中的横向位置实现多值存储，从而提高神经网络的精度。

技术领域

本发明属于面向神经网络硬件化应用的突触器件领域，涉及一种低压多值的凹型电荷俘获层突触晶体管及其制备方法。

背景技术

神经形态计算是以模拟高并行、高容错、低功耗的生物神经系统为目标的新型计算系统，它在处理识别、分类和决策等任务时展示出来了相较于传统冯诺依曼架构的计算体系更优异的性能。神经形态计算需要从器件、电路和系统架构等多方面逐一发展，其中的底层突触器件和突触网络为搭建复杂的神经形态计算系统提供了基础。

目前的人工突触器件主要分为两端突触器件和三端突触器件，两端突触器件如阻变存储器(Resistive Random Access Memory,RRAM)，具有结构简单和可高密度集成的优势，但是也存在涨落大、可靠性差等问题；三端的突触器件如离子栅控突触晶体管和电荷俘获型突触晶体管，目前大多数三端突触晶体管都是基于有机材料或者二维材料制备而来，存在与CMOS电路的集成困难以及小尺寸下器件的可靠性问题。另一方面，基于传统超大规模集成电路(Very Large Scale Integration,VLSI)技术的闪存(Flash)器件用作突触时，存在操作电压高的问题，而且大多数只能实现二值的存储，无法用于模拟神经网络。

因此，低压多态的突触器件是未来低功耗模拟神经网络所急需的。

发明内容

针对以上问题，本发明提供了一种凹型电荷俘获层突触器件，通过首次编程，而后通过改变电荷俘获位置即弱编程的方式可以大幅度降低操作电压。此外，该突触器件的电荷俘获层为凹型结构，操作时通过在栅源和栅漏之间施加电压脉冲改变被俘获电荷的横向位置来实现多值存储。

本发明提供的一种电荷俘获型突触晶体管，包括半导体衬底、源区、漏区和沟道区，在半导体衬底上形成源区和漏区，以及连接二者的轻掺杂沟道区；其特征在于，该突触晶体管的电荷俘获层为凹型结构，从沟道区表面往外依次为隧穿氧化层、凹型电荷俘获层、阻挡层和金属栅；在器件与器件之间以岛隔离的方式形成器件隔离区，隔离层覆盖整个器件并做源漏栅的金属引出层。

上述电荷俘获型突触晶体管中，所述半导体衬底可以为体硅衬底或者体锗衬底。

上述电荷俘获型突触晶体管中，所述电荷俘获层为凹型结构，凹陷区域的尺寸由光刻技术定义，凹陷区域的深度由刻蚀时间确定。为了保证电荷俘获效率和电荷存储量，电荷俘获层最大厚度为5～8nm左右，凹陷区域的厚度为1～2nm。电荷俘获层的材料优选为氧化铪(HfO₂)、氮化硅(Si₃N₄)和氧化钽(Ta₂O₅)等。

上述电荷俘获型突触晶体管中，所述隧穿氧化层的材料优选为氧化硅、氧化铝等，厚度优选为1～2nm。

上述突触晶体管中，所述阻挡层的介质材料优选为氧化铝(Al₂O₃)、氧化硅(SiO₂)等，厚度优选为7～10nm。

上述电荷俘获型突触晶体管中，栅电极为金属栅，其材料优选为氮化钛、氮化钽等，厚度优选为50～80nm。

本发明还提供了上述具有凹型电荷俘获层的电荷俘获型突触晶体管的一种制备方法，包括以下步骤：

1)在半导体衬底中形成阱区并进行常规浅槽隔离(Shallow trench isolation,SIT)；

2)在半导体衬底表面形成隧穿氧化层；