[发明专利]存储器拓扑

说明书

本公开包括与存储器拓扑相关的设备和方法。一种设备可以包括以星形连接拓扑布置的第一多个蛤壳成对存储器装置，该第一多个存储器装置的每个蛤壳对通过相应的匹配分支耦合到第一公共命令地址信号迹线。该设备可以包括第二多个存储器装置，该第二多个存储器装置耦合到第二公共命令地址信号迹线。

技术领域

本公开总体上涉及存储器装置，并且更具体地涉及具有存储器装置拓扑的设备和配置这些存储器装置拓扑的方法。

背景技术

存储器装置通常被提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包括易失性存储器和非易失性存储器。易失性存储器可能需要电力来维护其数据，并且包括随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器可以通过在不加电时保留存储的数据来提供持久数据，并且可以包括NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)以及可变电阻存储器，如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)以及磁阻式随机存取存储器(MRAM)等等。

存储器还用作各种电子应用的易失性和非易失性数据存储装置。非易失性存储器可以用于例如个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器(如MP3播放器)、电影播放器和其它电子装置。存储器单元可以布置成阵列，该阵列用于存储器装置。

存储器可以是在计算装置中使用的存储器模块(例如，双列直插式存储器模块(DIMM))的一部分。存储器模块可以包括易失性存储器，如例如DRAM，和/或非易失性存储器，如例如快闪存储器或RRAM。DIMM可以用作计算系统中的主存储器。

发明内容

根据本申请的一个方面，提供了一种用于发送信令通知存储器装置的设备。所述设备包含：第一多个蛤壳成对存储器装置，所述第一多个蛤壳成对存储器装置以星形连接拓扑布置，所述第一多个存储器装置的每个蛤壳对通过相应的匹配分支耦合到第一公共命令/地址信号迹线；和第二多个存储器装置，所述第二多个存储器装置耦合到第二公共命令/地址信号迹线。

根据本申请的另一方面，提供了一种用于发信令通知存储器装置的设备。所述设备包含：存储器信号控制器，所述存储器信号控制器被配置为将从主机接收的命令/地址信号的副本驱动到电耦合的存储器装置；第一多个存储器装置，所述第一多个存储器装置以星形连接拓扑布置为蛤壳对，其中所述蛤壳对中的每一个通过第一公共命令/地址信号迹线耦合到所述存储器信号控制器；以及第二多个存储器装置，所述第二多个存储器装置通过第二公共命令/地址信号迹线耦合到所述存储器信号控制器。

根据本申请的又一方面，提供了一种用于发信令通知存储器装置的方法。所述方法包含：经由存储器信号控制器通过第一公共信号迹线向第一多个存储器装置提供信号的第一副本，所述第一多个存储器装置以星形连接拓扑被布置成蛤壳对，其中所述第一多个存储器装置的每个蛤壳对通过与所述第一公共信号迹线耦合的长度匹配信号分支迹线耦合到所述存储器信号控制器；经由所述存储器信号控制器通过第二公共信号迹线向被布置成蛤壳对的第二多个存储器装置提供所述信号的第二副本，其中所述第二多个存储器装置经由所述第二公共信号迹线耦合到所述存储器信号控制器；在所述存储器信号控制器处从所述第一多个存储器装置接收由所述信号的所述第一副本请求的数据；以及在所述存储器信号控制器处从所述第二多个存储器装置接收由所述信号的所述第二副本请求的数据。

附图说明

图1A至1E是根据本公开的多个实施例的包括以各种连接拓扑布置的蛤壳成对存储器装置的设备100的框图。

图2示出了具有与本公开的多个实施例一致的存储器装置连接拓扑的设备200。

图3示出了具有与本公开的多个实施例一致的存储器装置连接拓扑的设备300。

图4示出了具有与本公开的多个实施例一致的存储器装置连接拓扑的设备400。