[发明专利]存储器拓扑

权利要求书

1.一种用于发信令通知存储器装置的设备，其包含：

第一多个蛤壳成对存储器装置(104-1……104-N，204-1……204-6，304-1……304-6，404-1…404-6)，所述第一多个蛤壳成对存储器装置以星形连接拓扑布置，所述第一多个存储器装置的每个蛤壳对通过相应的匹配分支(108-1……108-N，208-1……208-3，308-1……308-3，408-1……408-3)耦合到第一公共命令/地址信号迹线(106，206，306-1，406-1)；和

第二多个存储器装置(104-1……104-N，204-1……204-6，304-7……304-10，404-7……404-10)，所述第二多个存储器装置耦合到第二公共命令/地址信号迹线(306-2，406-2)。

2.根据权利要求1所述的设备，其中所述第二多个存储器装置被布置成以星形连接拓扑布置的蛤壳对，所述第二多个存储器装置的每个蛤壳对通过相应的匹配分支耦合到所述第二公共命令地址信号迹线。

3.根据权利要求1所述的设备，其中所述第二多个存储器装置以菊花链连接拓扑布置。

4.根据权利要求1所述的设备，其中所述第一多个蛤壳成对存储器装置包括被布置成三个蛤壳对的六个存储器装置。

5.根据权利要求4所述的设备，其中所述第二多个蛤壳成对存储器装置包括被布置成两个蛤壳对的四个存储器装置。

6.根据权利要求1至5中任一项所述的设备，其中所述第一公共命令/地址信号迹线具有第一宽度，其中每个相应的长度匹配分支具有第二宽度，并且其中所述第一宽度大于所述第二宽度。

7.根据权利要求1至5中任一项所述的设备，其中所述第一公共命令/地址信号迹线具有带第一阻抗的内层，其中每个相应的长度匹配分支具有带第二阻抗的内层，并且其中所述第二阻抗大于所述第一阻抗。

8.根据权利要求1至5中任一项所述的设备，其中所述第一多个蛤壳成对存储器装置包含蛤壳成对的动态随机存取存储器DRAM装置。

9.一种用于发信令通知存储器装置的设备，其包含：

存储器信号控制器(102，202，302，402)，所述存储器信号控制器被配置为将从主机接收的命令/地址信号的副本驱动到电耦合的存储器装置(104-1……104-N，204-1……204-6，304-1……304-10，404-1……404-10)；

第一多个存储器装置(104-1……104-N，204-1……204-6，304-1……304-6，404-1……404-6)，所述第一多个存储器装置以星形连接拓扑布置为蛤壳对，其中所述蛤壳对中的每一个通过第一公共命令/地址信号迹线(106，206，306-1，406-1)耦合到所述存储器信号控制器；以及

第二多个存储器装置(104-1……104-N，204-1……204-6，304-7……304-10，404-7……404-10)，所述第二多个存储器装置通过第二公共命令/地址信号迹线(306-2，406-2)耦合到所述存储器信号控制器。

10.根据权利要求9所述的设备，其中所述第一公共命令/地址信号迹线包含主干迹线，所述主干迹线耦合到所述存储器信号控制器并跨越到分支点(110，210，310-1……310-2，410-1)。

11.根据权利要求10所述的设备，其中所述第一多个存储器装置的每个蛤壳对通过相应的分支迹线耦合到所述主干迹线，所述相应的分支迹线从对应的蛤壳存储器装置对之间的通孔跨越到所述分支点。

12.根据权利要求11所述的设备，其中所述第一多个存储器装置的每个蛤壳对与所述分支点之间的每个分支迹线具有相同长度。