[发明专利]基于非易失存储器的乘法装置在审
| 申请号： | 202111019877.1 | 申请日： | 2021-09-01 |
| 公开（公告）号： | CN113724764A | 公开（公告）日： | 2021-11-30 |
| 发明（设计）人： | 张悦;王进凯;赵巍胜;郝作磊;王宏羽 | 申请（专利权）人： | 北京航空航天大学 |
| 主分类号： | G11C16/12 | 分类号： | G11C16/12;G11C16/24;G06F7/523 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 孙乳笋;叶明川 |
| 地址： | 100191*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 非易失 存储器 乘法 装置 | ||
1.一种基于非易失存储器的乘法装置，其特征在于，所述的乘法装置包括：数据存储电路及电压降电路；其中，
所述的数据存储电路包括：非易失存储器，所述非易失存储器两端分别连接到数据存储电路的位线BL及位线BLB，所述非易失存储器包括：至少两个存储单元，所述的存储单元串联连接；
所述电压降电路通过一晶体管连接到数据存储电路的位线BLB；
所述位线BL一端连接高电平以使非易失存储器向位线BLB放电生成第一电信号，电压降电路通过晶体管控制位线BLB接地以生成第二电信号，以根据所述第一电信号和第二电信号实现乘法运算。
2.如权利要求1所述的基于非易失存储器的乘法装置，其特征在于，所述的电压降电路包括：多个MOS管，各MOS管串联连接。
3.如权利要求1所述的基于非易失存储器的乘法装置，其特征在于，所述的数据存储电路还包括：多个晶体管；
各存储单元通过晶体管串联，并且各存储单元分别通过一晶体管连接到数据存储电路的位线BL及位线BLB。
4.如权利要求1所述的基于非易失存储器的乘法装置，其特征在于，所述的装置还包括：时域转换电路；
所述时域转换电路连接到数据存储电路的位线BL的另一端；
所述时域转换电路，用于对所述的第一电信号和第二电信号进行时域转换。
5.如权利要求4所述的基于非易失存储器的乘法装置，其特征在于，所述的装置还包括：差值补偿电路；
所述的差值补偿电路与所述时域转换电路并联连接到数据存储电路的位线BL的另一端，以控制所述高电平与位线BLB的连接。
6.如权利要求5所述的基于非易失存储器的乘法装置，其特征在于，所述的时域转换电路和差值补偿电路均包括：串联连接的反相器和缓冲器；
所述的时域转换电路和差值补偿电路分别通过各自的反相器连接到所述的数据存储电路的位线BL的另一端。
7.如权利要求6所述的基于非易失存储器的乘法装置，其特征在于，所述时域转换电路和差值补偿电路通过各自的反相器均连接到第一MOS管，通过所述第一MOS管连接到数据存储电路的位线BL的另一端；
所述时域转换电路的缓冲器连接到模数转换器；
所述差值补偿电路的缓冲器连接到位线BLB与高电平之间的一晶体管。
8.如权利要求1所述的基于非易失存储器的乘法装置，其特征在于，所述装置还包括：第一晶体管；
所述的电压降电路连接到数据存储电路的位线BLB与地线之间的第一晶体管。
9.如权利要求1所述的基于非易失存储器的乘法装置，其特征在于，所述的数据存储电路的位线BL的另一端通过一晶体管接地。
10.如权利要求2所述的基于非易失存储器的乘法装置，其特征在于，所述的电压降电路一端通过晶体管连接高电平，电压降电路中各MOS管之间通过晶体管串联。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京航空航天大学，未经北京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202111019877.1/1.html，转载请声明来源钻瓜专利网。
