[发明专利]一种深槽超结MOSFET功率器件及其制备方法

说明书

本发明揭示了一种深槽超结MOSFET功率器件，包括由下至上按序依次设置的漏极电极、衬底、外延层、体区、源区、栅极结构以及源极电极，外延层中刻蚀形成有多个沟槽，多个沟槽间互不连通且均沿垂直方向设置，沟槽的侧壁与水平面间的夹角范围为80°~90°，沟槽的底端宽度不大于其上端宽度；每个沟槽内均填充有至少两层填充层，多个沟槽内填充层的数量相同且每层填充层的上端面高度保持一致，单个沟槽内填充层的掺杂浓度由下至上递减。本发明在保证器件外延层掺杂浓度不变的情况下对其结构进行了优化，不再要求生长出掺杂浓度呈线性变化的外延层，不仅降低了工艺难度，而且节约了生产成本、缩短了加工时间。

技术领域

本发明涉及一种深槽超结MOSFET功率器件及其相对应的制备方法，属于半导体技术领域。

背景技术

金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-EffectTransistor, MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管。如图1所示，在传统的超结MOSFET结构中，漂移区有掺杂类型相反的P柱与N柱。在施加反向偏压时，漂移区的N柱与P柱相互耗尽，电荷平衡使整个垂直型器件近似于P-I-N结构、可以耐高压；在施加正向偏压时，PN结耗尽区变窄，电流通路足以导通较大电流，从而使得超结结构成为了理想的耐压结构、也是此类功率器件的常用结构。

在实际的器件加工过程中，由于工艺限制，所刻蚀出的P型区往往会带有一定角度，而在其他条件不变的情况下，角度越小、即P型柱区的沟槽越窄，器件的导通电阻越低，P型柱区的沟槽越垂直，器件的导通电阻越高。同时，由于底部杂质的扩散，P柱底部的掺杂浓度受底部杂质扩散的影响会明显降低。因此在NP掺杂浓度相同的情况下，P型柱区的沟槽角度越小，耐压时电场曲线上端弧度越大、与理想矩形电场的差距也越大、传统超结结构的耐压上限越低。为了克服上述问题，现有技术主要通过改变外延N层的掺杂浓度来实现，但若需要生长出掺杂浓度呈线性变化的外延层，不仅工艺流程较为复杂，成本、时间方面的消耗也十分巨大。

正是由于现有技术中存在着上述诸多不足，亟需一种新的超结MOS功率半导体器件，来保证在外延层浓度不变的前提下解决实际工艺所带来的耐压值与导通电阻的矛盾问题。

发明内容

鉴于现有技术存在上述缺陷，本发明的目的是提出一种深槽超结MOSFET功率器件及其相对应的制备方法，具体如下。

一种深槽超结MOSFET功率器件，包括由下至上按序依次设置的漏极电极、衬底、外延层、体区、源区、栅极结构以及源极电极，所述外延层中刻蚀形成有多个沟槽，多个所述沟槽间互不连通且均沿垂直方向设置，所述沟槽的侧壁与水平面间的夹角范围为80°~90°，所述沟槽的底端宽度不大于其上端宽度；每个所述沟槽内均填充有至少两层填充层，多个所述沟槽内填充层的数量相同且每层填充层的上端面高度保持一致，单个所述沟槽内填充层的掺杂浓度由下至上递减。

优选地，所述衬底的掺杂类型为n型，所述外延层的掺杂类型为n型且形成于所述衬底之上，所述外延层的掺杂浓度低于所述衬底的掺杂浓度，所述漏极电极位于所述衬底的下方。

优选地，所述填充层的材质为p型硅，每层所述填充层的上端面保持水平、侧面与所述沟槽的内壁相触接。

优选地，在单个所述沟槽内，以所述沟槽垂直方向上中心点处的掺杂浓度为基准，位于最上层的所述填充层的掺杂浓度与基准间的差值及位于最下层的所述填充层的掺杂浓度与基准间的差值均不超过基准的50%。

优选地，所述体区的掺杂类型为p型、形成于所述沟槽上方，在水平方向上、相邻两个所述沟槽间的所述外延层不会被所述体区穿通。

优选地，所述源区形成于所述体区之上、由源极和源极接触层共同构成，在水平方向上、所述源极接触层位于所述源极的外侧，所述源极的掺杂类型为n型且其掺杂浓度高于所述外延层及所述体区，所述源极接触层的掺杂类型为p型且其掺杂浓度高于所述体区，所述源极与所述源极接触层之间形成欧姆接触。