[发明专利]FinFET的制造方法

说明书

本发明公开了一种FinFET的制造方法，包括：步骤一、对半导体衬底进行图形化刻蚀形成第一鳍体。步骤二、在第一鳍体的间隔区域中填充隔离介质层。步骤三、以隔离介质层为自对准条件对第一鳍体进行刻蚀形成鳍体沟槽。步骤四、在鳍体沟槽中外延第二半导体材料层并形成第二鳍体，第二半导体材料层的载流子迁移率大于半导体衬底的材料的载流子迁移率。步骤五、对隔离介质层进行刻蚀使第二鳍体的顶部部分露出。本发明能提高器件的沟道载流子的迁移率，从而能提高器件的性能。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种鳍式场效应晶体管(FinField Effect Transistor，FinFET)的制造方法。

背景技术

半导体集成电路中半导体器件一开始是采用平面结构，平面结构中，半导体器件直接形成于体硅的表面上，包括形成于体硅表面上的栅氧化层和多晶硅栅的栅极结构，源区和漏区自对准形成于栅极结构两侧的所述体硅中，源区和漏区之间被所述栅极结构覆盖的区域为沟道区，导通时，沟道区的表面会形成连接源区和漏区的导通沟道。随着器件的尺寸不断等比例减小，沟道长度会不断缩小，而为了减少短沟道效应，沟道区的掺杂浓度需要增加，沟道区的掺杂浓度增加时，导电沟道中的载流子迁移率会降低，最后会影响器件的性能。

为了克服平面器件的上述缺陷，发展出了两种新型器件结构，分别为超薄体区的绝缘层上的硅(ultra-thin-body silicon-on-insulator,UTB SOI)器件以及FinFET，UTBSOI器件和FinFET都具有良好的电学特性，使得二者的沟道区的掺杂浓度都能得到降低并能同时防止短沟道效应，沟道区的掺杂浓度降低后会提高载流子的迁移率，故最后提高器件的性能。

随着按照摩尔定律的继续发展，器件性能的提升永远不会结束，因此我们需要找到和FinFET兼容的更高迁移率的沟道材料和制造工艺。

发明内容

本发明所要解决的技术问题是提供一种FinFET的制造方法，能提高器件的沟道载流子的迁移率，从而能提高器件性能。

为解决上述技术问题，本发明提供的FinFET的制造方法包括如下步骤：

步骤一、提供半导体衬底，对所述半导体衬底进行图形化刻蚀形成第一鳍体。

步骤二、在所述第一鳍体的间隔区域中填充隔离介质层。

步骤三、以所述隔离介质层为自对准条件对所述第一鳍体进行刻蚀形成鳍体沟槽，所述鳍体沟槽的底部表面高于所述隔离介质层的底部表面。

步骤四、在所述鳍体沟槽中外延第二半导体材料层并形成第二鳍体，所述第二半导体材料层的载流子迁移率大于所述半导体衬底的材料的载流子迁移率。

步骤五、对所述隔离介质层进行刻蚀使所述第二鳍体的顶部部分露出，所述第二鳍体的顶部部分用于形成FinFET的沟道区从而提高所述FinFET的电学性能。

进一步的改进是，所述半导体衬底的材料为硅。

进一步的改进是，所述第二半导体材料层的材料包括锗硅或锗。

进一步的改进是，步骤一包括如下分步骤：

步骤11、在所述半导体衬底表面形成第一硬质掩膜层；

步骤12、进行光刻定义加刻蚀对所述第一硬质掩膜层进行图形化；

步骤13、以图形化后的所述第一硬质掩膜层为掩膜对所述半导体衬底进行刻蚀形成所述第一鳍体。

进一步的改进是，步骤二包括如下分步骤：

步骤21、进行所述隔离介质层的沉积工艺，沉积后的所述隔离介质层将所述第一鳍体之间的间隔区域完全填充并延伸到所述第一鳍体顶部的所述第一硬质掩膜层的表面上；