[发明专利]多层衬底上的半导体晶体管

权利要求书

1.一种半导体器件，包括：

多层衬底，其具有位于隔离层之上的器件层，所述器件层包括具有第一衬底厚度的第一区域和具有小于所述第一衬底厚度的第二衬底厚度的第二区域；

第一掺杂区，其位于所述第一区域中；

第二掺杂区，其位于所述第二区域中；以及

栅极结构，其位于所述第一掺杂区和所述第二掺杂区之间。

2.根据权利要求1所述的半导体器件，还包括位于所述器件层之上的电介质层，所述电介质层在所述器件层的所述第一区域之上具有第一电介质厚度并且在所述第二区域之上具有第二电介质厚度，其中所述第一电介质厚度小于所述第二电介质厚度。

3.根据权利要求1所述的半导体器件，还包括位于所述第一掺杂区之上的第一接触和位于所述第二掺杂区之上的第二接触，所述第一接触的高度小于所述第二接触的高度。

4.根据权利要求1所述的半导体器件，其中所述栅极结构位于所述器件层的所述第一区域之上。

5.根据权利要求1所述的半导体器件，其中所述第二掺杂区是所述半导体器件的漏极区。

6.根据权利要求1所述的半导体器件，其中所述第二掺杂区被定位为距所述栅极结构比所述第一掺杂区距所述栅极结构更远。

7.根据权利要求6所述的半导体器件，其中所述半导体器件是扩展漏极金属氧化物半导体晶体管。

8.根据权利要求1所述的半导体器件，还包括绝缘层，所述绝缘层与所述栅极结构的上表面部分地重叠并且朝着所述器件层的所述第二区域延伸。

9.一种半导体器件，包括：

多层衬底，其具有位于隔离层之上的器件层；

栅极结构，其位于所述器件层之上；以及

第一掺杂区和第二掺杂区，其位于所述器件层中，所述第一掺杂区和所述第二掺杂区邻近所述栅极结构并位于所述栅极结构的相反两侧，其中所述第一掺杂区的底表面位于所述第二掺杂区的底表面上方。

10.根据权利要求9所述的半导体器件，其中所述第一掺杂区位于所述器件层的第一区域，所述第二掺杂区位于所述器件层的第二区域，所述第一区域的上表面位于所述第二区域的上表面上方。

11.根据权利要求9所述的半导体器件，还包括位于所述第一掺杂区之上的第一接触和位于所述第二掺杂区之上的第二接触，其中所述第一触点的底表面位于所述第二接触的底表面上方。

12.根据权利要求9所述的半导体器件，其中与所述第二掺杂区相比，所述第一掺杂区位于更厚的器件层中。

13.一种形成半导体器件的方法，包括：

设置具有位于隔离层之上的器件层的多层衬底；

在所述器件层的具有第一衬底厚度的第一区域之上形成栅极结构；以及

邻近所述栅极结构形成所述器件层的具有第二衬底厚度的第二区域，所述第二衬底厚度小于所述第一衬底厚度。

14.根据权利要求13所述的方法，其中形成所述器件区的所述第二区域包括在所述器件层的所述第二区域中形成腔。

15.根据权利要求14所述的方法，其中使用图案化技术形成所述腔。

16.根据权利要求13所述的方法，还包括：

邻近所述栅极结构层在所述器件层的所述第一区域中形成第一掺杂区；以及

在所述器件层的所述第二区域中形成第二掺杂区，其中所述第一掺杂区的底表面位于所述第二掺杂区的底表面上方。