[发明专利]集成组件和形成集成组件的方法

说明书

本申请涉及集成组件和形成集成组件的方法。一些实施例包含一种形成集成组件的方法。在导电结构上方形成横向交替的第一牺牲材料和第二牺牲材料，且接着在所述牺牲材料上方形成竖直交替的第一层级和第二层级的堆叠。所述第一层级包含第一材料且所述第二层级包含绝缘第二材料。使沟道材料开口形成为延伸穿过所述堆叠且穿过条带中的至少一些。在所述沟道材料开口内形成沟道材料柱。使狭缝形成为延伸穿过所述堆叠且穿过所述牺牲材料。用第一导电材料替换所述第一牺牲材料，且接着用第二导电材料替换所述第二牺牲材料。用第三导电材料替换所述堆叠的所述第一材料中的至少一些。一些实施例包含集成组件。

技术领域

形成集成组件(例如，集成存储器装置)的方法。集成组件。

背景技术

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。

NAND可以是快闪存储器的基本架构，且可配置成包括竖直堆叠的存储器单元。

在具体地描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1示出包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号WL0到WLm的字线)；以及第一数据线1006(例如，用以传导信号BL0到BLn的位线)。存取线1004和第一数据线1006可用于将信息传送到存储器单元1003且从所述存储器单元1003传送信息。行解码器1007和列解码器1008解码地址线1009上的地址信号A0到AX以确定待存取存储器单元1003中的哪些存储器单元。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用于控制待对存储器单元1003执行的存储器操作，且利用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn作出响应以选择第一数据线1006和第二数据线1013上的信号，所述信号可表示待从存储器单元1003读取或待编程到存储器单元1003中的信息的值。列解码器1008可基于地址线1009上的A0到AX地址信号而选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号以在读取和编程操作期间在存储器阵列1002与I/O电路1017之间实现通信。