[发明专利]三维存储器及其制造方法

说明书

本公开提供一种三维存储器的制造方法，包括：在衬底的第一表面形成延伸至衬底中的沟道柱；其中，沿沟道柱的径向，沟道柱包括：导电的沟道层以及围绕所述沟道层的绝缘的功能层；从衬底的第二表面去除衬底，以显露沟道柱的第一端部；其中，第二表面为衬底的第一表面的相反面；去除第一端部显露的功能层，以显露沟道层；其中，显露的沟道层被氧化形成氧化子层；形成覆盖氧化子层的第一导电层；在形成第一导电层后，对氧化子层进行第一离子注入，以破坏氧化子层的连续性；在进行第一离子注入后，对第一导电层和所述氧化子层进行热处理，以使沟道层与所述第一导电层电连接。

技术领域

本公开实施例涉及半导体技术领域，尤其涉及一种三维存储器及其制造方法。

背景技术

随着半导体制造工艺的不断提高，工艺特征尺寸越来越小，存储器件的储存密度越来越高。为了满足更高的存储密度需求，三维结构的存储器件被开发出来。3D NAND存储器因其写入速度快，擦除操作简单，具有更高的储存密度等优势，获得了广泛的应用。

现有的3D NAND存储器，包括沿着垂直方向堆叠的多个储存单元，在单位面积的晶圆上可以成倍地提高存储密度，同时可以降低成本。相关技术中，通常采用增加堆叠存储单元层数的手段来提高存储密度，但是在存储芯片堆叠层数不断提高的同时，工艺越来越复杂。然而，在多道工艺的转换过程中，晶圆在空气中暴露时间过长会产生缺陷，影响在该晶圆形成的结构的性能参数，最终会引起存储器件质量的下降。因此，在工艺不断复杂的同时，如何解决外部环境对晶圆工艺的影响，优化不同工艺之间的影响，减少缺陷的产生成为亟待解决的问题。

发明内容

本公开实施例的第一方面，提供一种三维存储器的制造方法，包括：

在衬底的第一表面形成延伸至所述衬底中的沟道柱；其中，沿所述沟道柱的径向，所述沟道柱包括：导电的沟道层以及围绕所述沟道层的绝缘的功能层；

从所述衬底的第二表面去除所述衬底，以显露所述沟道柱的第一端部；其中，所述第二表面与所述第一表面为所述衬底的相反表面；

去除所述第一端部显露的所述功能层，以显露所述沟道层；其中，显露的所述沟道层被氧化形成氧化子层；

形成覆盖所述氧化子层的第一导电层；

在形成所述第一导电层后，对所述氧化子层进行第一离子注入，以破坏所述氧化子层的连续性；

在进行所述第一离子注入后，对所述第一导电层和所述氧化子层进行热处理，以使所述沟道层与所述第一导电层电连接。

在一些实施例中，所述方法还包括：

在形成所述第一导电层之前，对形成有所述氧化子层的所述第一端部进行第二离子注入，以形成覆盖所述第一端部的导电的第一保护层；其中，所述第一保护层用于减少氧粒子与剩余的所述沟道层反应。

在一些实施例中，

所述在衬底的第一表面形成延伸至所述衬底中的沟道柱，包括：

形成贯穿位于所述衬底的第一表面的堆叠结构、且延伸至所述衬底中的沟道孔；

形成覆盖所述沟道孔侧壁和底部的所述功能层；

形成覆盖所述功能层的所述沟道层；

在去除所述衬底前，所述方法还包括：

从所述衬底的第一表面，对所述沟道层的底部进行第三离子注入，以在所述沟道层底部和所述功能层之间形成导电的第二保护层；其中，所述第二保护层用于减少氧粒子与所述沟道层反应。

在一些实施例中，

所述氧化子层的组成粒子包括氧粒子与第一粒子；