[发明专利]闪存单元及其制造方法

权利要求书

1.一种闪存单元，包括：

衬底，包括深阱区和设置在深阱区上的阱区；

第一存储晶体管，设置在所述阱区上并且被配置为存储第一数据；

第二存储晶体管，设置在所述阱区上并且被配置为存储第二数据；以及

选通晶体管，在所述阱区上沿水平方向设置在所述第一存储晶体管和所述第二存储晶体管之间，被配置为隔离所述第一存储晶体管和所述第二存储晶体管并且对所述第一存储晶体管和所述第二存储晶体管执行选通操作；

其中，所述第一存储晶体管、所述选通晶体管和所述第二存储晶体管依次串联连接，

其中，所述第一存储晶体管的源极区连接到所述闪存单元的第一电极，所述第二存储晶体管的漏极区连接到所述闪存单元的第二电极，

其中，所述第一存储晶体管和所述第二存储晶体管具有包括沿竖直方向依次设置的沟道区、栅介质叠层、栅电极和硬掩模阻挡部的栅结构，所述栅介质叠层具有沿竖直方向依次层叠的第一氧化物层、存储介质层和第二氧化物层，

其中，所述选通晶体管的栅电极具有沿水平方向延伸到所述第一存储晶体管的栅电极和所述第二存储晶体管的栅电极上方的檐部，

其中，所述硬掩模阻挡部包括所述檐部下方的第一硬掩模阻挡部和与所述第一硬掩模阻挡部相邻的第二硬掩模阻挡部，以及

其中，所述第一存储晶体管的栅电极的长度通过自对准工艺由设置在该栅电极上的第一硬掩模阻挡部和第二硬掩模阻挡部的长度之和限定，并且所述第二存储晶体管的栅电极的长度通过自对准工艺由设置在该栅电极上的第一硬掩模阻挡部和第二硬掩模阻挡部的长度之和限定。

2.根据权利要求1所述的闪存单元，其中，

所述檐部通过所述第一硬掩模阻挡部与所述第一存储晶体管的栅电极和所述第二存储晶体管的栅电极隔离。

3.根据权利要求1或2所述的闪存单元，其中，

所述存储介质层包括一层或多层存储介质。

4.根据权利要求3所述的闪存单元，其中，

所述存储介质包括以下材料中的至少之一：一元或多元氧化物、一元或多元氮化物、一元或多元氮氧化物、多晶硅和纳米晶体材料。

5. 根据权利要求1或2所述的闪存单元，还包括：

第一隔离部，沿水平方向设置在所述第一存储晶体管和所述选通晶体管之间，被配置为隔离所述第一存储晶体管的栅电极和所述选通晶体管的栅电极；以及

第二隔离部，沿水平方向设置在所述选通晶体管和所述第二存储晶体管之间，被配置为隔离所述选通晶体管的栅电极和所述第二存储晶体管的栅电极。

6. 根据权利要求1或2所述的闪存单元，其中，

所述第一存储晶体管、所述第二存储晶体管和所述选通晶体管的沟道区具有第一掺杂类型，以及

所述第一存储晶体管和所述第二存储晶体管的沟道区的掺杂浓度低于所述选通晶体管的沟道区的掺杂浓度。

7. 根据权利要求1或2所述的闪存单元，其中，

所述第一存储晶体管和所述第二存储晶体管的沟道区具有第二掺杂类型或者是无掺杂本征沟道区，以及

所述选通晶体管的沟道区具有不同于所述第二掺杂类型的第一掺杂类型。

8.根据权利要求6所述的闪存单元，其中，

所述第一掺杂类型是P型。

9.根据权利要求7所述的闪存单元，其中，

所述第一掺杂类型是P型，以及所述第二掺杂类型是N型。

10.一种闪存单元的制造方法，所述闪存单元包括依次串联连接的第一存储晶体管、选通晶体管和第二存储晶体管，

所述制造方法包括：

在衬底中形成第二掺杂类型的深阱区，在所述深阱区上形成第一掺杂类型的阱区，在所述阱区中形成第一沟道层，所述第一沟道层用于形成所述第一存储晶体管和所述第二存储晶体管的沟道区；

在所述阱区上形成栅介质叠层，所述栅介质叠层具有沿竖直方向依次层叠的第一氧化物层、存储介质层和第二氧化物层，在所述栅介质叠层上依次形成第一栅电极层和硬掩模层，所述第一栅电极层用于形成所述第一存储晶体管和所述第二存储晶体管的栅电极；

刻蚀所述硬掩模层以形成第一硬掩模阻挡部，使用所述第一硬掩模阻挡部作为掩模自对准刻蚀所述第一栅电极层和所述栅介质叠层以暴露所述第一沟道层的第一部分，对所述第一沟道层的第一部分进行掺杂以形成所述选通晶体管的沟道区；

在所述选通晶体管的沟道区上形成所述选通晶体管的栅介质层和栅电极，所述选通晶体管的栅电极具有沿水平方向延伸到所述第一存储晶体管的栅电极和所述第二存储晶体管的栅电极上方的檐部；

在所述选通晶体管的相对侧刻蚀所述硬掩模层以形成与所述第一硬掩模阻挡部相邻的第二硬掩模阻挡部，使用所述第二硬掩模阻挡部作为掩模自对准刻蚀所述第一栅电极层和所述栅介质叠层以暴露所述第一沟道层的第二部分，对所述第一沟道层的第二部分进行掺杂以形成所述第一存储晶体管的源极区和所述第二存储晶体管的漏极区；以及

形成连接到所述第一存储晶体管的源极区的所述闪存单元的第一电极以及连接到所述第二存储晶体管的漏极区的所述闪存单元的第二电极，

其中，所述第一存储晶体管的栅电极的长度通过自对准工艺由设置在该栅电极上的第一硬掩模阻挡部和第二硬掩模阻挡部的长度之和限定，并且所述第二存储晶体管的栅电极的长度通过自对准工艺由设置在该栅电极上的第一硬掩模阻挡部和第二硬掩模阻挡部的长度之和限定。