[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具有

第1存储单元阵列，能存储用户数据及系统信息，所述系统信息是所述用户数据的写入动作及读出动作所使用的信息；

第2存储单元阵列，能存储所述用户数据及所述系统信息；

第1锁存电路，能存储从所述第1存储单元阵列读出的所述系统信息的偶数比特数据或奇数比特数据中的一个即第1比特数据；

第2锁存电路，能存储从所述第2存储单元阵列读出的所述系统信息的所述偶数比特数据或所述奇数比特数据中的另一个即第2比特数据；以及

控制电路，并行地执行读出所述第1比特数据并存储到所述第1锁存电路的第1处理、与读出所述第2比特数据并存储到所述第2锁存电路的第2处理。

2.根据权利要求1所述的半导体存储装置，其中基于所述第1比特数据或所述第2比特数据是否有错误的判定结果，所述控制电路在判定为所述第1比特数据有所述错误时，执行从所述第2存储单元阵列读出所述第1比特数据的第3处理。

3.根据权利要求2所述的半导体存储装置，其中所述第1比特数据与所述第2比特数据各自是否有错误的判定是由所述控制电路进行。

4.根据权利要求2所述的半导体存储装置，其中所述第1比特数据与所述第2比特数据各自是否有错误的判定是由与所述控制电路不同的电路进行。

5.根据权利要求4所述的半导体存储装置，其中所述不同的电路包含进行所述第1比特数据是否有错误的判定的第1判定电路、及进行所述第2比特数据是否有错误的判定的第2判定电路。

6.根据权利要求1所述的半导体存储装置，其中在进行所述第1比特数据或所述第2比特数据是否有错误的判定时，所述控制电路执行从所述第1存储单元阵列读出所述第2比特数据，且从所述第2存储单元阵列读出所述第1比特数据的第3处理。

7.根据权利要求6所述的半导体存储装置，其中所述第1比特数据与所述第2比特数据各自是否有错误的判定是由所述控制电路进行。

8.根据权利要求6所述的半导体存储装置，其中所述第1比特数据与所述第2比特数据各自是否有错误的判定是由与所述控制电路不同的电路进行。

9.根据权利要求8所述的半导体存储装置，其中所述不同的电路包含进行所述第1比特数据是否有错误的判定的第1判定电路、及进行所述第2比特数据是否有错误的判定的第2判定电路。