[发明专利]MEMS加速度计及其信号处理方法

权利要求书

1.一种MEMS加速度计，其特征在于，包括:

第一衬底（2）；

检验质量块（1），弹性连接在所述第一衬底（2）上，且能与所述第一衬底（2）产生相对位移，所述检验质量块（1）包括相对的第一侧、第三侧，以及相对的第二侧、第四侧，所述第一侧、所述第二侧、所述第三侧和所述第四侧均设有两个移动梳齿（11）；

固定梳（3），固定设置于所述第一衬底（2）上，所述固定梳（3）包括固定梳齿（31）和框架（32），所述固定梳齿（31）与所述移动梳齿（11）一一对应设置；

每个所述固定梳齿（31）和最近的所述移动梳齿（11）组成感测梳（4），所述感测梳（4）的梳齿方向均垂直于所述加速度计的运动方向。

2.如权利要求1所述的一种MEMS加速度计，其特征在于，所述固定梳（3）包括八个所述框架（32），每个所述框架（32）上设有一个所述固定梳齿（31）；或

所述固定梳（3）包括四个所述框架（32），每个所述框架（32）上设有两个所述固定梳齿（31），同一个所述框架（32）上的两个所述固定梳齿（31）与位于所述检验质量块（1）同一侧的两个所述移动梳齿（11）对应设置；或

所述固定梳（3）包括两个所述框架（32），每个所述框架（32）上设有四个所述固定梳齿（31），其中一个所述框架（32）上的四个所述固定梳齿（31）分别与所述第一侧的两个所述移动梳齿（11）、所述第二侧靠近所述第一侧的所述移动梳齿（11）、所述第四侧靠近所述第一侧的所述移动梳齿（11）对应设置，另一个所述框架（32）上的四个所述固定梳齿（31）分别与另外四个所述移动梳齿（11）对应设置。

3.如权利要求1所述的一种MEMS加速度计，其特征在于，所述检验质量块（1）通过固定件弹性连接在所述第一衬底（2）上，所述固定件包括两个固定锚（5），两个所述固定锚（5）对称设置在所述第一衬底（2）靠近所述检验质量块（1）的一侧，每个所述固定锚（5）的两侧设有弹性悬架（6），所述检验质量块（1）通过所述弹性悬架（6）连接在所述固定锚（5）上。

4.如权利要求3所述的一种MEMS加速度计，其特征在于，还包括阻尼器（7），所述阻尼器（7）固定设置在所述第一衬底（2）靠近所述检验质量块（1）的一侧，两个所述固定锚（5）分别位于所述阻尼器（7）的两侧。

5.如权利要求4所述的一种MEMS加速度计，其特征在于，所述阻尼器（7）设为单个，并设置于所述第一衬底（2）中央；或

所述阻尼器（7）设为两个，并对称设置于所述第一衬底（2）上。

6.如权利要求3所述的一种MEMS加速度计，其特征在于，所述弹性悬架（6）包括支撑梁（61），所述支撑梁（61）上设有若干沿所述加速度计运动方向间隔设置的弹性梁（62），所述检验质量块（1）上设有第一安装孔（12），所述固定锚（5）位于所述第一安装孔（12）内，所述弹性梁（62）连接所述固定锚（5）与所述第一安装孔（12）的孔壁。

7.如权利要求1所述的一种MEMS加速度计，其特征在于，所述检验质量块（1）上设有若干个贯穿的孔洞（14）。

8.如权利要求1所述的一种MEMS加速度计，其特征在于，还包括止动件（8），所述止动件（8）设于所述第一衬底（2）靠近所述检验质量块（1）的一侧，所述止动件（8）设有四个，所述检验质量块（1）上设有对应的第二安装孔（13），四个所述止动件（8）均匀分布在所述第一衬底（2）上并贯穿所述第二安装孔（13）。

9.如权利要求1所述的一种MEMS加速度计，其特征在于，还包括第二衬底（9），所述第二衬底（9）设置于所述检验质量块（1）远离所述第一衬底（2）的一侧，所述第一衬底（2）与所述第二衬底（9）之间形成用于容纳所述检验质量块（1）、所述固定梳（3）的空腔。

10.一种信号处理方法，其特征在于，所述信号处理方法包括以下步骤：

将权利要求1至9中任一项所述的MEMS加速度计外接于读出电路，所述读出电路包括一号读出电路、二号读出电路、三号读出电路和四号读出电路，所述一号读出电路用于获取所述第一侧和所述第三侧上相对的两个所述感测梳（4）的信号，所述二号读出电路用于获取所述第一侧和所述第三侧上四个所述感测梳（4）的信号，所述三号读出电路用于获取所述第一侧和所述第三侧上四个所述感测梳（4）以及所述第二侧上的两个所述感测梳（4）的信号，所述四号读出电路用于获取八个所述感测梳（4）的信号；

控制连接所述一号读出电路、二号读出电路、三号读出电路或四号读出电路，利用所述MEMS加速度计进行测量；

其中，所述读出电路包括交流调制电压源（10）、八个跨阻放大器（20）、四个放大器（30）、四个解调器（40）、四个低通滤波器（50）、单刀四掷开关（60）、16位模数转换器（70）和数字逻辑芯片（80），八个所述跨阻放大器（20）分别与八个所述感测梳（4）的输出端连接，所述一号读出电路、所述二号读出电路、所述三号读出电路和所述四号读出电路均包括两个所述跨阻放大器（20）、一个所述放大器（30）、一个所述解调器（40）、一个所述低通滤波器（50），且与所述交流调制电压源（10）、所述开关（60）、所述16位模数转换器（70）和所述数字逻辑芯片（80）串联。