[发明专利]垂直晶体管及其制作方法

说明书

本发明提供一种垂直晶体管及其制作方法，所述制作方法包括：提供一基底，于所述基底中形成至少一沟槽；在所述沟槽的内表面上沉积衬垫层；于所述沟槽的底部形成填充物；选择性地去除邻接所述填充物的一区段的所述衬垫层以显露所述沟槽的侧壁的开口；基于所述开口刻蚀显露的所述沟槽的侧壁，以形成嵌入所述沟槽的侧壁中的凹槽。本发明还提供一种垂直晶体管，所述垂直晶体管包括：基底，所述基底中形成有至少一沟槽，所述沟槽的中部形成有嵌入所述沟槽侧壁的凹槽，所述凹槽中填充有栅极层；隔离结构，所述隔离结构将垂直晶体管分成至少两个间隔设置的垂直晶体管元胞。本发明提供的垂直晶体管能够有效提高集成电路的集成度和运行速度。

技术领域

本发明涉及一种半导体器件制造领域，尤其涉及一种垂直晶体管及其制作方法。

背景技术

集成电路的不断发展对集成电路的集成度提出了越来越高的要求。用于增大器件集成度的方法包括减小器件特征尺寸和改善单元结构，但是随着特征尺寸的减小，小尺寸晶体管会产生严重的短沟道效应；另一途径是在相同特征尺寸条件下减小存储单元所占面积。垂直晶体管(VTC)结构具有大体垂直于衬底的主要表面的沟道区的晶体管结构，其中垂直的半导体柱体限定沟道区，且具有位于半导体柱体的相对端部的源极区和漏极区。在占用相同的衬底面积下，垂直晶体管可以通过增大半导体柱状的高度来增加有效沟道长度，以克服短沟道效应。因此，垂直晶体管有助于集成电路在占用面积上的缩减以及适应增加的器件堆积密度，被认为是按比例缩放至7nm以下技术节点的可行替代方案。

通常，垂直晶体管的制造工艺采用多重沉积工艺制作沟道及漏/源极区，制造工艺复杂，并且在先形成的栅结构会影响后续的离子注入工艺而易造成器件结构的不对称，因此需要提出一种制作垂直晶体管的新方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直晶体管及其制作方法，以及包括所述垂直晶体管的晶体管单元串，用于解决现有技术中垂直晶体管的制造工艺复杂、多重沉积工艺造成的器件不对称等问题，以满足集成电路的集成度要求。

为实现上述目的及其他相关目的，本发明提供了一种垂直晶体管的制作方法，所述制作方法包括：提供一基底，于所述基底中形成至少一沟槽；在所述沟槽的内表面上沉积衬垫层；于所述沟槽的底部形成填充物；选择性地去除邻接所述填充物的一区段的所述衬垫层以形成显露所述沟槽的侧壁的开口；基于所述开口刻蚀显露的所述沟槽的侧壁，以形成嵌入所述沟槽的侧壁中的凹槽。

可选地，于所述沟槽的底部形成填充物包括以下步骤：在所述衬垫层上沉积所述填充物以填充并覆盖所述沟槽；通过刻蚀气体刻蚀所述填充物至所述沟槽内的一深度，所述刻蚀气体具有对所述填充物的刻蚀速率大于对所述衬垫层的刻蚀速率。

可选地，所述衬垫层是氮化钛层，采用氟基气体去除邻接所述填充物的一区段的所述氮化钛层以显露所述沟槽的侧壁，所述氟基气体对所述氮化钛层的刻蚀速率大于对所述填充物的刻蚀速率。

可选地，于所述基底中形成至少一沟槽之前，所述制作方法还包括以下步骤：于所述基底上形成保护层；对所述基底进行离子注入以在所述基底内部形成垂直晶体管的源极。

可选地，于所述基底中形成至少一沟槽之前，所述制作方法还包括以下步骤：对所述基底进行刻蚀以形成沿第一方向延伸的隔离沟渠；于所述隔离沟渠填充绝缘物以形成隔离结构；其中，于所述基底中形成的所述沟槽沿第二方向延伸，所述第一方向与所述第二方向交叉。可选地，所述制作方法还包括以下步骤：在所述凹槽的内壁形成栅介质层和形成填充所述凹槽的栅极层，以形成栅结构；对所述基底进行离子注入以在所述基底中形成漏极，其中，所述源极和漏极分别位于所述栅结构的两侧。

可选地，所述于所述基底中形成至少一沟槽还包括：于所述基底中形成的所述沟槽同步地形成于所述隔离结构中，以使所述沟槽的侧壁呈基底材料与所述绝缘物的交替排列。

可选地，所述沟槽侧壁的开口还形成于所述隔离结构的侧壁，以显露所述隔离结构。