[发明专利]利用配置移位链实现多码流功能的FPGA

说明书

本发明公开了一种利用配置移位链实现多码流功能的FPGA，涉及FPGA技术领域，该FPGA通过调整多码流配置移位链的电路结构，并结合码流控制电路对多码流配置移位链的控制逻辑，使得多码流存储配置位可以锁存多路配置码流，并根据需要通过各个多码流存储配置位由配置输出端输出锁存的其中一路配置码流给可配置模块，使可配置模块实现与多码流配置移位链输出的配置码流对应的逻辑功能，通过切换输出不同的配置码流，就能在无需重新从片外下载码流的基础上，使FPGA多次高速切换实现不同的逻辑功能。

技术领域

本发明涉及FPGA技术领域，尤其是一种利用配置移位链实现多码流功能的FPGA。

背景技术

随着超大规模集成电路技术的发展，FPGA芯片(Field Programmable GateArray，现场可编程门阵列)依靠其优越的接口性能、丰富的逻辑和IP资源以及灵活方便的现场可编程能力得到了广泛的使用。

FPGA芯片内部具有可配置模块以及绕线资源，当用户设计映射到FPGA芯片时，用户设计可以通过定义配置内容(配置位的内容)来决定FPGA芯片内部可配置模块所实现的功能以及绕线资源所选择的绕线路径，从而定义FPGA芯片实现的功能。FPGA设计软件将用户设计输入经綜合、布局、布线处理，映射到FPGA芯片后，根据使用到可配置模块及绕线资源的配置内容，按预定的格式生成码流文件。码流经下载到FPGA器件，可正确的填写各配置内容，定义FPGA芯片功能，为了保持FPGA电路的正确性，在FPGA启动前，配置位的内容暂时与被配置模块隔开，避免下载过程中因配置不完成而引起的电路冲突(如产生短路、造成大电流)而损坏电路，当码流下载完成、全部码流数据写入配置位中后，再一齐使能利用全部配置位中的码流数据对各被配置模块进行配置，运行FPGA芯片即可实现用户设计功能。若FPGA芯片需要切换实现其他的用户设计功能，就需要重新从片外下载码流，经由上述流程再重新启动运行，这就导致FPGA芯片在切换实现不同的用户设计功能时耗时较长，很难适用于需要高速或频繁切换用户设计功能的场景下。

发明内容

本发明人针对上述问题及技术需求，提出了一种利用配置移位链实现多码流功能的FPGA，本发明的技术方案如下：

一种利用配置移位链实现多码流功能的FPGA，该FPGA内部包括码流控制电路、多码流配置移位链和可配置模块，多码流配置移位链中包括若干个多码流存储配置位，各个多码流存储配置位通过移位写入端和移位写出端依次级联；每个多码流存储配置位包括移位寄存器、输出锁存器和输入多路选择器，输入多路选择器的输出端连接移位寄存器的输入端，移位寄存器的输出端连接至输出锁存器的输入端以及多码流存储配置位的移位写出端，输出锁存器的输出端连接至多码流存储配置位的配置输出端，配置输出端用于连接至对应的可配置模块，输入多路选择器的输入端连接至多码流存储配置位的移位写入端以及输出锁存器的输出端；

码流控制电路通过多码流配置移位链将至少两路配置码流分别写入各个多码流存储配置位中，码流控制电路通过控制各个多码流存储配置位中的各个器件的工作状态将至少两路配置码流分别锁存在移位寄存器和输出锁存器中，多码流配置移位链通过各个多码流存储配置位由配置输出端输出锁存的其中一路配置码流给可配置模块，使可配置模块实现与多码流配置移位链输出的配置码流对应的逻辑功能，且各路配置码流对应的逻辑功能不同。

其进一步的技术方案为，多码流存储配置位中包括一个输出锁存器，则输出锁存器的输出端直接连接多码流存储配置位的配置输出端，则多码流存储配置位将输出锁存器中锁存的一路配置码流输出，码流控制电路通过调整各路配置码流的锁存状态切换输出不同的配置码流。

其进一步的技术方案为，输出锁存器的输入端直接连接移位寄存器的输出端，输出锁存器的输出端直接通过输入多路选择器连接移位寄存器的输入端，则多码流存储配置位中锁存有两路配置码流。