[发明专利]基于微环谐振器和非易失性相变材料的光子卷积神经网络加速器

说明书

本发明公开了一种基于微环谐振器和非易失性相变材料的光子卷积神经网络加速器，包括若干个瓦片结构，各个瓦片结构之间通过路由器进行通信；瓦片结构包括非线性模块、输入输出模块和光学矩阵向量乘法模块，非线性模块用于行非线性运算，输入输出模块用于与路由器进行数据传输，光学矩阵向量乘法模块包括脉冲处理模块、调制模块、卷积模块以及光电转换模块，完成卷积计算。本发明引入了光脉冲来进行乘加计算，实现了计算速率成倍的增长；引入GST实现数据存储与运算的一体化处理，一方面减少了功率损耗，另一方面提升了计算的吞吐量；最后，引入电减法器，得到负权重值，弥补了光脉冲无法实现减法的不足。

技术领域

本发明属于光子信号处理领域，具体涉及一种基于微环谐振器和非易失性相变材料的光子卷积神经网络加速器架构技术。

背景技术

在卷积神经网络中，卷积运算通常占用80％以上的计算量及处理时间。此外，伴随着人工智能时代的带来，数据量呈现指数增长趋势。为应对人工智能时代对超大数据集计算的需求，能够推动加速矩阵向量乘法(Matrix-Vector Multiplication，MVM)的定制硬件成为当前研究的热点。目前已经开发出现场可编程门阵列(Field-Programmable GateArrays，FPGAs)、特殊应用集成电路(Application-Specific Integrated Circuits，ASICs)以及图像处理单元(Graphics Processing Units，GPUs)来实现计算的加速，但这些基于电学处理的加速器在能量及速率方面受到焦耳加热、电磁串扰的限制。同时，这些电加速器内部数据的交互需要芯片级金属互联的充放电，从而带来极大的功耗成本。

得益于硅光子学的不断成熟，光子卷积神经网络加速器取得了一定程度的发展。光子卷积神经网络加速器的优势在于：(1)具有极高的调制速率。光子卷积神经网络加速器将计算维度从电域扩展到光域，并且目前已知的光学调制速率可达10～40GHz，光学整体架构的调制速率比纯电学计算架构提升1～2个数量级，且调制速率仅受到光电探测器和片上光学调制器带宽的影响；(2)通过波分复用(Wavelength-Division-Multiplexing，WDM)结合多通道(分光器)进行大规模的并行卷积运算；(3)乘加累计运算(Multiply Accumulate，MAC)可在光子卷积神经网络中以非常低的能量实现。这些独特的优势使得光子卷积神经网络加速器在功耗和速率方面得到进一步的提升，并在最近几年得到广泛的研究。

现有的光子卷积神经网络尽管在速率等方面较电加速器有了较大的提升，但输入及权重的调制仍需要外加电源实现。因此本发明提出了一种基于相变材料GST和环形谐振器的光子卷积神经网络加速器结构，将GST嵌入微环的顶部，利用其非易失性的特点，用来存储不同的权重值，实现了卷积的“存内计算”。

发明内容

本发明旨在解决传统电加速器功耗较高及计算速率受限等问题。提出了一种基于微环谐振器和非易失性相变材料Ge2Sb2Te5(GST)的光子卷积神经网络加速器架构。将卷积计算的维度从电域转换到光域，引入波分复用技术，实现了并行卷积处理，通过平衡光电二极管将上下路型环形谐振器的两个端口相连，得到正负权重值。重点研究基于环形谐振器及非易失性相变材料GST的光学矩阵向量乘法(Matrix-Vector Multiplication，MVM)架构和芯片内各器件之间的通信。通过脉冲处理模块、调制模块、卷积模块及光电转换模块实现片上的光学并行卷积处理，有望比电加速器速率提升1～2个数量级，同时降低功耗，有效缓解数据爆炸增长带来的处理压力。

为了实现上述目的，本发明采用的技术方案是基于微环谐振器和非易失性相变材料的光子卷积神经网络加速器，包括若干个瓦片结构，各个瓦片结构之间通过路由器进行通信。