[发明专利]带有屏蔽栅结构MOSFET器件及其制造方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及一种带有屏蔽栅结构MOSFET器件及其制造方法。其中方法包括：刻蚀带有第一介质层的基底层，使得基底层中形成在纵向上延伸的沟槽；制作第二介质层，使得第二介质层至少覆盖在沟槽的表面；在得带有第二介质层的沟槽中填充有第一多晶硅，使得位于隔离区位置处的沟槽中形成沟槽屏蔽栅结构；进行第一光刻，刻蚀去除位于器件有源区位置处沟槽中的第一多晶硅上部；填充第三介质层，使得第三介质层至少填充满剩余第一多晶硅上方的沟槽空间；进行第二光刻，通过干法刻蚀去除有源区位置处沟槽中的介质层上部，形成控制栅容置空间；在控制栅容置空间中填充第二多晶硅；制作正面金属层和背面金属层。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种带有屏蔽栅结构MOSFET器件及其制造方法。

背景技术

对于功率器件，其有源区外周形成有隔离区，以使得该功率器件与其他功率器件相隔离。通常该隔离区中形成多条环形沟槽屏蔽栅结构，以起到隔离作用。

但是，在带有屏蔽栅结构MOSFET器件的制造过程中，通常采用湿法刻蚀以形成该器件栅极结构的控制栅填充空间，由于湿法刻蚀过程在纵向腐蚀的同时会发生侧向腐蚀，使得靠近该有源区的第一条沟槽屏蔽栅上部的氧化层被损坏。因此，相关技术通常将靠近该有源区的第一条沟槽屏蔽栅浮空，即不连接电位。

图1示出了相关技术制作形成的带有屏蔽栅结构MOSFET器件，从图1中可以看出，该MOSFET器件包括有源区101和隔离区102，该有源区101上覆盖有有源金属层131，该隔离区102上覆盖有隔离金属层132，该有源区101中形成有有源器件的栅极结构12，该隔离区102中形成有多条沟槽屏蔽栅11。其中，第一沟槽屏蔽栅11A为最靠近该有源区101的沟槽屏蔽栅。因上述原因该第一沟槽屏蔽栅11A的上部氧化层会被损坏形成袋状凹陷，并在后续栅极结构12制作过程中，该袋状凹陷中会被填充多晶硅层。为了防止该第一沟槽屏蔽栅11A中的上下两个多晶硅在引出端短接，因此该隔离金属层132与除第一沟槽屏蔽栅11A以外的其他的沟槽屏蔽栅11电性连通，使得该第一沟槽屏蔽栅11A浮空。

但是第一沟槽屏蔽栅11A的浮空导致无法对此位置处的器件外延产生耗尽，屏蔽性能降低，甚至可能造成器件提前击穿。

发明内容

本申请提供了一种带有屏蔽栅结构MOSFET器件及其制造方法，可以解决相关技术中因沟槽屏蔽栅浮空导致器件提前击穿问题。

为了解决背景技术中所述的技术问题，本申请的第一方面提供一种带有屏蔽栅结构的MOSFET器件制造方法，所述带有屏蔽栅结构的制造方法包括以下步骤：

提供正面上形成有第一介质层的基底层；

刻蚀带有第一介质层的基底层，使得所述基底层中形成在纵向上延伸的沟槽；

制作第二介质层，使得所述第二介质层至少覆盖在所述沟槽的表面；

在得带有所述第二介质层的沟槽中填充有第一多晶硅，使得位于所述隔离区位置处的沟槽中形成沟槽屏蔽栅结构；

进行第一光刻，刻蚀去除位于所述器件有源区位置处沟槽中的第一多晶硅上部；

填充第三介质层，使得所述第三介质层至少填充满剩余第一多晶硅上方的沟槽空间；

进行第二光刻，通过干法刻蚀去除所述有源区位置处沟槽中的介质层上部，形成控制栅容置空间，使得剩余在所述有源区位置处沟槽中的第一多晶硅与所述控制栅容置空间之间隔离有第三介质层；

在所述控制栅容置空间中填充第二多晶硅；

制作正面金属层和背面金属层，所述正面金属层包括相间隔的有源区金属层和隔离区金属层，所述隔离区金属层与所述沟槽屏蔽栅结构的第一多晶硅电性连通。

可选地，所述第一光刻的过程和所述第二光刻的过程均包括：