[发明专利]半导体存储器件、测试半导体存储器件的方法和测试系统

权利要求书

1.一种半导体存储器件，包括：

存储器核心，包括被配置为存储数据的存储单元阵列和连接到数据输入/输出焊盘的数据输入/输出电路；以及

内置自测试BIST电路，连接到与所述数据输入/输出焊盘分开设置的测试焊盘，所述BIST电路被配置为基于对所述半导体存储器件执行的晶片级测试过程期间从外部自动测试设备ATE接收到的命令和地址来生成包括第一并行比特的测试模式数据，并被配置为通过将所述测试模式数据通过所述数据输入/输出电路应用到所述存储单元阵列来测试所述存储器核心，

其中，所述半导体存储器件被设置在位于晶片的表面上并通过划线道彼此分开的多个芯片之中的芯片中。

2.根据权利要求1所述的半导体存储器件，其中，所述数据输入/输出电路包括：

输出驱动器，连接到所述BIST电路和所述数据输入/输出焊盘；以及

输入缓冲器，连接到所述数据输入/输出焊盘、所述输出驱动器和所述存储单元阵列，

其中，所述BIST电路还被配置为通过将所述测试模式数据通过所述输出驱动器和所述输入缓冲器应用到所述存储单元阵列来测试所述输出驱动器和所述输入缓冲器，并且所述存储单元阵列响应于所述测试模式数据输出测试结果数据。

3.根据权利要求1所述的半导体存储器件，其中，所述BIST电路包括：

模式发生器，被配置为响应于所述命令和所述地址生成所述测试模式数据；

比较电路，被配置为通过将测试结果数据与所述测试模式数据进行比较来生成比较信号，所述测试结果数据是从所述存储单元阵列响应于所述测试模式数据而输出的；以及

确定逻辑，被配置为基于所述比较信号确定对所述存储器核心的测试是通过还是失败。

4.根据权利要求3所述的半导体存储器件，其中，所述BIST电路还包括：

时钟发生器，被配置为生成具有各自不同频率的多个时钟信号；以及

采样电路，被配置为接收所述命令和所述地址，并通过对所述命令和所述地址中的至少一个进行采样来输出与控制所述模式发生器相关联的第一控制信号和与控制所述时钟发生器相关联的第二控制信号。

5.根据权利要求4所述的半导体存储器件，其中，所述命令和所述地址中的每一个包括通过所述测试焊盘接收到的串行比特，并且

其中，所述BIST电路还包括并行器，所述并行器被配置为并行化所述命令和所述地址中的每一个的所述串行比特，以输出第二并行比特。

6.根据权利要求2所述的半导体存储器件，其中，所述数据输入/输出电路还包括：

多路复用器，被配置为响应于第一选择信号，选择所述测试模式数据和所述测试结果数据中的一个；

串行器，被配置为基于从所述BIST电路提供的多个时钟信号，串行化所述测试模式数据的所述第一并行比特，以提供具有第一数据速率的第一串行比特；以及

并行器，被配置为通过基于所述多个时钟信号并行化所述第一串行比特来输出具有第二数据速率的第二并行比特。

7.根据权利要求6所述的半导体存储器件，其中，所述并行器被配置为向所述存储单元阵列提供所述第二并行比特。

8.根据权利要求6所述的半导体存储器件，其中，所述第一数据速率大于所述第二数据速率。

9.根据权利要求6所述的半导体存储器件，其中，所述串行器包括多个级，

其中，所述多个级被配置为接收所述多个时钟信号，并顺序地串行化所述测试模式数据以输出所述第一串行比特，并且

其中，各个时钟信号具有不同的频率。