[发明专利]静电保护器件

说明书

本申请提供一种静电保护器件，涉及半导体技术领域。该静电保护器件包括第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、第二P型重掺杂区和第三N型重掺杂区；第一P型重掺杂区和第一N型重掺杂区位于P阱内，第二P型重掺杂区和第三N型重掺杂区位于第一N阱内，第二N型重掺杂区一部分位于P阱内，另一部分位于第一N阱内，P阱和第一N阱邻接且均位于P型衬底内；P型衬底上设有栅极结构，栅极结构、第一N型重掺杂区和第二N型重掺杂区形成晶体管。随着静电电流的增大，第二P型重掺杂区与P阱所形成的PN结先击穿，即晶体管先导通，将部分静电电流泄放出去，从而降低了静电保护器件的触发电压，提高了静电保护器件的防护能力。

技术领域

本申请涉及半导体技术领域，尤其涉及一种静电保护器件。

背景技术

静电放电(Electro Static Discharge，简称为ESD)是影响集成电路可靠性的因素之一，从芯片制造到生产组装，从产品运输到日常使用，在电子产品的整个生命周期中都伴随静电放电现象的发生。静电放电时，瞬间产生的高压会将集成电路中的器件击穿，导致芯片失效或者烧毁。

为了避免集成电路受到静电放电的危害，通常在集成电路中设置静电保护器件，通过静电保护器件形成的低阻通道释放静电电荷，从而保护集成电路。静电保护器件一般包括电阻、二极管、三极管、MOS(Metal Oxide Semiconductor)管、SCR(SemiconductorConductor Rectifier)中的一种或者多种。然而，现有的静电保护器件存在触发电压高的问题，并不适用于DRAM(Dynamic Random Access Memory)等半导体器件的静电保护。

发明内容

本申请提供一种静电保护器件，用以降低静电保护器件的触发电压，提高静电保护器件的防护能力。

本申请提供一种静电保护器件，其包括第一子器件，所述第一子器件包括：第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、第二P型重掺杂区和第三N型重掺杂区；其中，所述第一P型重掺杂区和所述第一N型重掺杂区均位于P阱内，所述第二P型重掺杂区和所述第三N型重掺杂区均位于第一N阱内，所述第二N型重掺杂区的一部分位于所述P阱内，所述第二N型重掺杂区的另一部分位于所述第一N阱内，所述P阱和所述第一N阱相邻接，且所述P阱和所述第一N阱均位于P型衬底内；所述P型衬底上设有栅极结构，所述栅极结构位于所述第一N型重掺杂区和所述第二N型重掺杂区之间，且所述栅极结构、所述第一N型重掺杂区和所述第二N型重掺杂区形成晶体管。

本申请提供的静电保护器件中，栅极结构、第一N型重掺杂区和第二N型重掺杂区形成晶体管，当静电保护器件处于静电环境中时，随着静电电流的增大，第二P型重掺杂区与P阱所形成的PN结先于第一N阱与P阱所形成的PN结击穿，即晶体管先导通，将部分静电电流泄放出去，从而降低了静电保护器件的触发电压，提高了静电保护器件的静电防护能力。第一N阱与P阱所形成的PN结击穿，第二P型重掺杂区、第一N阱、P阱和第一N型重掺杂区形成低阻通道，将大部分静电电流泄放出去，从而进一步提高静电保护器件的静电防护能力。

在一种可能的实现方式中，所述第一N型重掺杂区连接第一电压，所述第二P型重掺杂区连接第二电压，所述栅极结构通过第一电阻连接所述第一电压。

在一种可能的实现方式中，所述P阱、所述第一N阱和所述第一N型重掺杂区形成寄生NPN型晶体管；所述P阱、所述第一N阱和所述第二P型重掺杂区形成寄生PNP型晶体管，所述寄生PNP型晶体管和所述寄生NPN型晶体管形成第一泄电通路。

在一种可能的实现方式中，所述P阱具有第一寄生电阻，所述第一寄生电阻的一端连接所述寄生NPN型晶体管的基级，所述寄生NPN型晶体管的基级还连接所述寄生PNP型晶体管的集电极。

在一种可能的实现方式中，所述第一N阱具有第二寄生电阻，所述第二寄生电阻的一端连接所述寄生PNP型晶体管的基级，所述寄生PNP型晶体管的基级还连接所述寄生NPN型晶体管的集电极。