[发明专利]一种高密度静态随机存储器比特单元结构及其工艺方法

说明书

本发明公开了一种高密度静态随机存储器比特单元结构及其工艺方法，其可提高比特单元的高密度性能，降低功耗和成本，其包括衬底、分布于衬底表面的鳍片、分布于鳍片的栅极区、光刻胶层、接触层、读取比特线，比特单元包括鳍形场效应晶体管，栅极区长度为22nm，鳍片包括四根，且依次间隔平行分布，设相邻两根鳍片之间的鳍间距为FP、接触层间距为CPP，则比特单元有源区竖向总宽度为8*FP，有源区横向总宽度为2*CPP，比特单元有源区的最小面积为0.0739μm²，工艺方法包括：采用自对准双重图形转移工艺，获取包含有四根鳍片、且相邻两根鳍片之间的鳍间距为FP的比特单元，比特单元需要两个光刻胶层，采用光刻工艺，获取四根鳍片。

技术领域

本发明涉及场效应晶体管技术领域，具体为一种高密度静态随机存储器比特单元结构及其工艺方法。

背景技术

静态随机存取存储器(SRAM)是一种用于数据随机存取的存储器装置，“静态”指存储器保持通电即可使储存数据恒常保持。静态随机存取存储器中包含有比特单元，比特单元通常用于CPU/GPU计算的缓存，目前高度集成电路芯片中的静态随机存取存储器比特单元占整个芯片面积的30％～60％左右，其中使用较多的是包含有六个晶体管的6T高密度静态随机存储器(6T HD SRAM)，6T HD SRAM的主要技术指标包括功耗、单元面积(用于判别密度特性)、工艺、单元成本等，通过上述指标可对6T HD SRAM各个工艺技术节点进行衡量。

静态随机存储器比特单元包括体硅鳍形场效应晶体管(FinFET)，例如中国台湾积体电路制造股份(TSMC) 的28nm、22nm平面晶体管(ULP)、16nm FinFET，英特尔(Intel)公司的22nm FinFET，但现有TSMC 公司的22纳米平面晶体管、Intel的22纳米FinFET的性能、功耗、成本等技术指标均较差，TSMC公司的22纳米ULP的速度性能为100％、功耗为70％、成本为89％，英特尔(Intel)公司22纳米FinFET的速度性能为105％、功耗为87％、成本为84％，对于对速度要求不高，但需存储较多数据，对密度要求较高的比特单元，TSMC公司22nm ULP的静态随机存储器比特单元、Intel公司22nm FinFET的静态随机存储器比特单元均存在结构不合理，高密度特性、功耗和/或成本较差等问题。

发明内容

针对现有技术中存在的静态随机存储器比特单元结构不合理，导致其高密度特性差、功耗和成本较高的问题，本发明提供了一种高密度静态随机存储器比特单元结构及其工艺方法，其结构设计简单合理，可提高比特单元的高密度特性，同时可降低功耗和成本。

为实现上述目的，本发明采用如下技术方案：

一种高密度静态随机存储器比特单元结构，其包括衬底、分布于所述衬底表面的鳍片、分布于所述鳍片的栅极区、光刻胶层、接触层、读取比特线，所述比特单元包括鳍形场效应晶体管，所述栅极区长度为22nm；其特征在于，所述鳍片包括四根，且依次间隔平行分布，设相邻两根鳍片之间的鳍间距为FP、接触层间距为CPP，则所述比特单元的有源区竖向总宽度为8*FP，有源区横向总宽度为2*CPP，所述比特单元有源区的面积为(8*FP)*(2*CPP)，所述比特单元有源区的最小面积为0.0739μm²。

其进一步特征在于，

四根所述鳍片包括依次分布的第一鳍片、第二鳍片、第三鳍片、第四鳍片，所述第一鳍片、第四鳍片位于两侧，所述第二鳍片、第三鳍片分布于所述第一鳍片、第四鳍片之间，所述第二鳍片的尾部、第三鳍片的首部均为切割区；

所述鳍形场效应晶体管为PMOS管；

所述鳍形场效应晶体管为体硅鳍形场效应晶体管，所述衬底为Si衬底；

所述有源区竖向总宽度为所述鳍间距方向总宽度，所述鳍间距FP为42nm，则所述有源区竖向总宽度为8*FP＝336nm；