[发明专利]集成电路结构及其制备方法

说明书

本公开提供一种集成电路结构及其制备方法。该介电隔离结构是可减低导电特征之间的电容性耦合以及串扰。该制备方法包括：在基底上形成一第一导电结构；在该第一导电结构上形成第一介电结构；将该第一导电结构的侧壁部分转换为一第一介电部分；移除该第一介电部分，使得该第一介电结构的宽度大于该第一导电结构的其余部分的宽度；形成一层间介电(ILD)层，是使该第一介电结构的侧壁被该层间介电层所覆盖；在该层间介电层中形成一加强柱，该加强柱是可通过能量移除其材料；在该加强柱上形成一罩盖介电层；以及进行一热处理制程，是将该加强柱转变成一介电隔离结构，介电隔离结构，该介电隔离结构具一衬垫层，且该衬垫层包围一空气气隙。

技术领域

本申请案主张2020年7月16日申请的美国正式申请案第16/930,913号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开是关于一种集成电路结构及其制备方法。特别是有关于一种具有介电隔离结构(dielectric isolation structure)的集成电路结构及其制备方法。该集成电路结构是可减低导电特征(conductive features)之间的电容性耦合(capacitive coupling)以及串扰(crosstalk)。

背景技术

对于许多现代应用，集成电路结构是相当重要。随着电子科技的进步，半集成电路结构的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于集成电路结构的规格小型化，实现不同功能的集成电路结构的不同型态与尺寸规模，是整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造步骤执行于各式不同型态的集成电路结构的整合(integration)。

然而，集成电路结构的制造和整合涉及许多复杂的步骤和操作。因此，集成电路结构中的整合更形复杂。集成电路结构制造复杂度与整合度的增加，是可引起缺陷，导致导电元件之间的信号干扰。因此，需要改进集成电路结构的制程，以解决缺陷问题。

上文的「先前技术」说明仅是提供背景技术，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种集成电路结构的制备方法。该制备方法，包括：在一基底上形成一第一导电结构；在该第一导电结构上方形成一第一介电结构；将该第一导电结构的侧壁部分转换为一第一介电部分；去除该第一介电部分，形成一第一导电结构其余部分，使得该第一介电结构的宽度大于该第一导电结构其余部分的宽度；形成覆盖该第一介电结构的侧壁的一层间介电(ILD)层；在ILD层中形成一增强柱，该增强柱的材料是由一能量可去除材料所制；在该增强柱上形成一罩盖介电层；进行一热处理是将该增强柱转变成一介电隔离结构，该介电隔离结构具一衬垫层，且该衬垫层包围一空气气隙。

在一实施例中，转换该第一导电结构的侧壁部分的步骤，还包括：在该第一导电结构上执行一热处理制程，是在该第一导电结构的其余部分的相对侧壁上形成一第一介电部分，其中，该第一介电部分的材料与该第一介电结构的材料不同。

在一实施例中，该热处理制程是一氧化制程或氮化制程，且该第一介电部分被该第一介电结构所覆盖。

在一实施例中，该制备方法还包括：形成一层间介电层，是覆盖该第一介电结构的侧壁，且在该层间介电层与该第一导电结构的其余部分之间形成一第一空气间隙子。

在一实施例中，该第一空气间隙子的一底表面高于该第一导电结构其余部分的一底表面。

在一实施例中，该层间介电层在该第一导电结构其余部分的一下侧壁上延伸且直接接触。