[发明专利]栅极间隔物图案化在审
| 申请号: | 202110776883.5 | 申请日: | 2021-07-09 |
| 公开(公告)号: | CN114188221A | 公开(公告)日: | 2022-03-15 |
| 发明(设计)人: | 曾文德;P·莫林;A·P·彼得 | 申请(专利权)人: | IMEC非营利协会 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 樊云飞;江磊 |
| 地址: | 比利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 栅极 间隔 图案 | ||
1.一种用于在形成鳍型场效应晶体管结构时保护栅极间隔物的方法(100),所述方法包括:
-提供(110)鳍片(1),其具有至少一个与所述鳍片(1)交叉的伪栅极(2),其中栅极硬掩模(3)存在于所述伪栅极(2)的顶端,
-提供(120)栅极间隔物(4),使其覆盖所述伪栅极(2)和所述栅极硬掩模(3),
-凹陷(140)所述栅极间隔物(4),从而暴露出至少部分的所述栅极硬掩模(3),
-通过区域选择性沉积,在所述栅极硬掩模(3)的暴露部分上选择性地生长(150)额外的封盖材料(5)。
2.如权利要求1所述的方法,其中完成所述栅极间隔物的凹陷(140)以使得所述栅极间隔物的最终水平不低于所述额外封盖材料在所述栅极硬掩模(3)和所述伪栅极(2)之间的界面以下的厚度。
3.如前述权利要求中任一项所述的方法,其中提供(110)所述鳍片(1)以使得其高度至少为50nm。
4.如前述权利要求中任一项所述的方法(100),其中所述提供的(120)栅极间隔物(4)包括SiCO。
5.如前述权利要求中任一项所述的方法(100),其中所述提供的(110)伪栅极包括多晶硅或无定形硅。
6.如前述权利要求中任一项所述的方法(100),其中所述提供的(110)栅极硬掩模包括Si3N4。
7.如前述权利要求6所述的方法(100),其中所述额外的封盖材料(5)是选择性生长(150)的Si3N4。
8.如权利要求7所述的方法(100),其中所述额外的封盖材料(5)是选择性生长(150)的,以使得其厚度在3到10nm之间。
9.如前述权利要求中任一项所述的方法(100),所述方法包括:
-在所述栅极间隔物(4)上提供(131)旋涂碳涂层(6),
-在所述栅极硬掩模(3)的顶部以下回蚀(132)所述旋涂碳涂层,
-在所述栅极间隔物(4)和碳涂层(6)上沉积(133)氧化硅膜(7),
-其中凹陷(140)所述栅极间隔物包括抛光所述氧化硅膜(7),接着通过回蚀所述氧化硅膜(7)和所述栅极间隔物(4)使得至少部分的所述栅极硬掩模(3)被暴露,并且使得所述伪栅极(2)仍然保持被所述栅极间隔物(4)覆盖,
-在选择性生长(150)所述额外封盖材料(5)之前或之后,剥离(145)所述旋涂碳涂层(6)。
10.如权利要求9所述的方法(100),其中通过等离子体增强原子层沉积完成沉积(133)所述氧化硅膜(7)。
11.如权利要求9或10中任一项所述的方法(100),其中所述氧化硅膜(7)被沉积(133)从而成为SiO2膜。
12.如权利要求9-11中任一项所述的方法(100),其中通过化学机械抛光或干法回蚀完成所述氧化硅膜(7)的抛光,其对所述栅极硬掩模(3)是选择性的。
13.如前述权利要求中任一项所述的方法(100),其中完成所述额外封盖材料的选择性生长(150)以使得所述额外封盖材料的最终厚度与所述栅极间隔物(4)的厚度基本相同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于IMEC非营利协会,未经IMEC非营利协会许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110776883.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





