[发明专利]反熔丝存储电路

说明书

本申请实施例提供一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管；第二开关管，用于使位线连接传输导线；读取模块，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；信号产生模块，用于根据预充电电压、预充电信号生成采样信号，其中，预充电信号用于指示对传输导线预充电至预充电电压，采样信号与预充电信号之间的延时长短与预充电电压的电压大小呈正相关，以保证预充电电压较大时，反熔丝存储单元有足够的时间泄放电流，保证读出数据的准确性。

技术领域

本申请涉及半导体电路设计领域，特别涉及一种反熔丝存储电路。

背景技术

反熔丝存储器(Anti-fuse)可以通过反熔丝存储单元阵列实现，反熔丝存储单元的栅氧介质在施加高压后会发生击穿，击穿后通路的阻抗减小；通过检测击穿后的通路电阻状态可以读出反熔丝存储单元所存储的信息。

然而，由于器件的内部电源电压V_DD存在一定波动，例如，V_DD的高电压可能达到1.4V，而低电压可能只能达到1.0V，此时如果参考电压保持不变，当V_DD是高电压时，可能会导致原本会输出低电平的反熔丝存储单元最终读出高电平，导致读出错误。

发明内容

本申请实施例提供一种反熔丝存储电路，对数据读出的采样信号相对于预充电信号进行延时，且延时长短与预充电电压正相关，以保证当预充电电压较大，反熔丝存储单元有足够的时间泄放电流，从而保证读出数据的准确性。

为解决上述技术问题，本申请实施例提供了一种反熔丝存储电路，包括：存储阵列，包括多个反熔丝存储单元，反熔丝存储单元通过栅极氧化层是否被击穿来表征存储的1bit数据；位线，连接在位线的延伸方向上排列的反熔丝存储单元，反熔丝存储单元通过第一开关管电连接位线；字线，连接在字线的延伸方向上排列的第一开关管，用于根据行选通信号导通被选中的第一开关管，其中，位线的延伸方向和位线的延伸方向相互垂直；第二开关管，用于使位线连接传输导线；读取模块，包括第一输入端、第二输入端、采样输入端，第一输入端连接传输导线，第二输入端用于接收参考电压，采样输入端用于接收采样信号；信号产生模块，用于根据预充电电压、预充电信号生成采样信号，其中，预充电信号用于指示对传输导线预充电至预充电电压，采样信号与预充电信号之间的延时长短与预充电电压的电压大小呈正相关；当采样信号为有效脉冲，读取模块比较第一输入端的输入电压和参考电压，以输出反熔丝存储单元存储的1bit数据。

与相关技术相比，数据读出的采样信号不再采用固定信号，而是基于预充电信号生成延时信号，采样信号与预充电信号存在延时，且延时大小与预充电电压有关，预充电电压越大，此时反熔丝存储单元需要泄放电流的时间长，此时通过较大延时保证反熔丝存储单元有足够的时间泄放电流；预充电电压越小，此时反熔丝存储单元需要泄放电流的时间短，此时通过较小延时保证反熔丝存储单元能够更快地读出数据；通过弹性设置基于预充电信号生成采样信号的延时大小，既保证了反熔丝存储器数据读出的准确性，也保证了反熔丝存储器数据读出的速度。

另外，读取模块包括：比较器，包括第一输入端、第二输入端和输出端；锁存器件，包括采样输入端和数据输入端，数据输入端连接比较器的输出端；比较器用于比较第一输入端的输入电压和参考电压，锁存器件用于输出反熔丝存储单元存储的1bit数据。

另外，信号产生模块包括：信号延时单元，用于接收预充电信号，并对预充电信号进行延时，以输出充电延时信号；脉冲转换单元，接收充电延时信号，并基于充电延时信号生成脉冲信号，并将脉冲信号作为采样信号输入采样输入端。