[发明专利]反熔丝存储电路

权利要求书

1.一种反熔丝存储电路，其特征在于，包括：

存储阵列，包括多个反熔丝存储单元，所述反熔丝存储单元通过栅极氧化层是否被击穿来表征存储的1bit数据；

位线，连接在所述位线的延伸方向上排列的所述反熔丝存储单元，所述反熔丝存储单元通过第一开关管电连接所述位线；

字线，连接在所述字线的延伸方向上排列的所述第一开关管，用于根据行选通信号导通被选中的所述第一开关管，其中，所述位线的延伸方向和所述位线的延伸方向相互垂直；

第二开关管，用于使所述位线连接传输导线；

读取模块，包括第一输入端、第二输入端、采样输入端，所述第一输入端连接所述传输导线，所述第二输入端用于接收参考电压，所述采样输入端用于接收采样信号；

信号产生模块，用于根据预充电电压、预充电信号生成所述采样信号，其中，所述预充电信号用于指示对所述传输导线预充电至所述预充电电压，所述采样信号与所述预充电信号之间的延时长短与所述预充电电压的电压大小呈正相关；

当所述采样信号为有效脉冲，所述读取模块比较所述第一输入端的输入电压和所述参考电压，以输出所述反熔丝存储单元存储的1bit数据。

2.根据权利要求1所述的反熔丝存储电路，其特征在于，所述读取模块包括：

比较器，包括所述第一输入端、所述第二输入端和输出端；

锁存器件，包括所述采样输入端和数据输入端，所述数据输入端连接所述比较器的输出端；

所述比较器用于比较所述第一输入端的输入电压和所述参考电压，所述锁存器件用于输出所述反熔丝存储单元存储的1bit数据。

3.根据权利要求2所述的反熔丝存储电路，其特征在于，所述信号产生模块包括：

信号延时单元，用于接收所述预充电信号，并对所述预充电信号进行延时，以输出充电延时信号；

脉冲转换单元，接收所述充电延时信号，并基于所述充电延时信号生成脉冲信号，并将所述脉冲信号作为所述采样信号输入所述采样输入端。

4.根据权利要求3所述的反熔丝存储电路，其特征在于，所述信号延时单元包括：第一电流镜、第二电流镜、第一MOS反相器和第二MOS反相器；

所述第一电流镜的第一端通过输入电阻连接所述预充电电压，第二端连接所述第二电流镜的第一端；

所述第二电流镜的第一端通过恒流源连接所述预充电电压，第二端输出所述第一MOS反相器的驱动电流：

所述第一MOS反相器的输入端用于接收所述预充电信号，输出端连接所述第二MOS反相器的输入端；

所述第二MOS反相器的输出端用于输出所述充电延时信号。

5.根据权利要求4所述的反熔丝存储电路，其特征在于，包括：

所述第一MOS反相器包括：第一NMOS管和第一PMOS管，所述第一NMOS管的漏极和所述第一PMOS管的漏极相连，其中，所述第一NMOS管的栅极和所述第一PMOS管的栅极用于接收所述预充电信号，所述第一PMOS管的源极用于接收预充电电压，所述第一NMOS管的源极用于接收所述第二电流镜输出的所述驱动电流；

所述第二MOS反相器包括：第二NMOS管和第二PMOS管，所述第二NMOS管的漏极和所述第二PMOS管的漏极相连，其中，所述第二NMOS管的栅极和所述第二PMOS管的栅极连接所述第一NMOS管的漏极，所述第二PMOS管的源极用于接收预充电电压，所述第二NMOS管的源极接地。

6.根据权利要求3所述的反熔丝存储电路，其特征在于，所述脉冲转换单元包括：

反相电路，包括串联的奇数级反相器，输入端用于接收所述充电延时信号；

与门，一输入端连接所述反相电路的输出端，另一输入端用于接收所述充电延时信号，用于根据所述充电延时信号以及经过所述反相电路延时后的所述充电延时信号生成所述脉冲信号。

7.根据权利要求6所述的反熔丝存储电路，其特征在于，所述串联的奇数级反相器为串联的3个反相器。