[发明专利]存储器及其制造方法在审
| 申请号: | 202110757209.2 | 申请日: | 2021-07-05 |
| 公开(公告)号: | CN115589716A | 公开(公告)日: | 2023-01-10 |
| 发明(设计)人: | 张魁 | 申请(专利权)人: | 长鑫存储技术有限公司 |
| 主分类号: | H10B12/00 | 分类号: | H10B12/00 |
| 代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 高天华;张颖玲 |
| 地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 存储器 及其 制造 方法 | ||
1.一种存储器,其特征在于,所述存储器包括:
衬底;
在所述衬底表面包括多个晶体管的晶体管阵列;所述晶体管的导电沟道在垂直于衬底表面的方向延伸;
存储层;所述存储层位于每个所述晶体管的导电沟道的一侧,且与所述晶体管的导电沟道相连通,用于存储电荷以及与相连通的所述导电沟道进行电荷传递。
2.根据权利要求1所述的存储器,其特征在于,所述晶体管的源极位于所述导电沟道靠近所述衬底表面的一端;
所述晶体管的漏极位于所述导电沟道远离所述衬底表面的一端。
3.根据权利要求2所述的存储器,其特征在于,所述晶体管的源极周围覆盖有第一绝缘层;所述第一绝缘层的相对于所述衬底表面的高度高于所述源极相对于所述衬底表面的高度。
4.根据权利要求3所述的存储器,其特征在于,所述晶体管连通有所述存储层的一侧具有第二绝缘层,所述第二绝缘层覆盖所述存储层且所述第二绝缘层与所述第一绝缘层连通。
5.根据权利要求2所述的存储器,其特征在于,所述存储器还包括:
至少一条位线,位于所述晶体管远离所述衬底表面的一侧,与所述晶体管的漏极连接。
6.根据权利要求5所述的存储器,其特征在于,所述位线连通所述晶体管阵列中位于同一列的晶体管的漏极。
7.根据权利要求1至6任一所述的存储器,其特征在于,所述晶体管的栅极位于与所述导电沟道连通的所述存储层相对的另一侧,所述晶体管的导电沟道位于所述栅极与所述存储层之间。
8.根据权利要求7所述的存储器,其特征在于,所述栅极包括:
栅极氧化层和栅极导电层;
所述栅极氧化层位于所述栅极导电层与所述导电沟道之间;或
所述栅极氧化层包裹所述栅极导电层,且与所述导电沟道相连。
9.根据权利要求8所述的存储器,其特征在于,所述存储器还包括:
栅极保护层,覆盖于所述栅极远离所述衬底表面的一侧。
10.根据权利要求7所述的存储器,其特征在于,所述晶体管阵列中位于同一行的所述晶体管的栅极连通;其中,所述连通的栅极为所述同一行晶体管的字线。
11.一种存储器的制造方法,其特征在于,所述方法包括:
在衬底表面形成包括多个晶体管的晶体管阵列;其中,所述晶体管的导电沟道在垂直于衬底表面的方向延伸;
在每个所述晶体管侧面垂直于所述衬底表面的方向形成存储层;所述存储层连通所述晶体管,用于存储电荷以及与相连通的所述导电沟道进行电荷传递。
12.根据权利要求11所述的方法,其特征在于,所述在每个所述晶体管侧面垂直于所述衬底表面的方向形成存储层,包括:
在所述晶体管的导电沟道一侧形成沟槽;
在所述沟槽中沉积半导体材料或金属材料,覆盖所述沟槽的侧壁和底部;
刻蚀去除所述沟槽底部的所述半导体材料或金属材料,形成所述存储层。
13.根据权利要求11所述的方法,其特征在于,所述在衬底表面形成包括多个晶体管的晶体管阵列,包括:
在所述衬底表面形成垂直于所述衬底表面的多个导电沟道;
在所述导电沟道靠近所述衬底表面的一端形成多个所述晶体管的源极;
在所述导电沟道远离所述衬底表面的一端形成多个所述晶体管的漏极。
14.根据权利要求13所述的方法,其特征在于,所述在所述衬底表面形成垂直于所述衬底表面的导电沟道,包括:
在硅材料衬底上进行掺杂,形成有源层;
在所述有源层进行图形化刻蚀,形成垂直于所述衬底表面的导电沟道。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110757209.2/1.html,转载请声明来源钻瓜专利网。





