[发明专利]一种面向SOC芯片的多时钟域并发测试系统及其测试方法

权利要求书

1.一种面向SOC芯片的多时钟域并发测试系统，所述系统包括系统背板、背板总线、总线控制器和板卡系统，所述系统背板上设有背板插槽，所述板卡系统通过所述背板插槽安装在所述系统背板上，所述背板总线通过总线槽设置在所述系统背板上，所述背板总线实现所述板卡系统之间的连接，所述系统背板通过所述总线控制器连接计算机，其特征在于：所述板卡系统包括板卡和设置在所述板卡上的时钟域控制器、插槽总线控制器和测试子系统，所述时钟域控制器连接所述测试子系统和插槽总线控制器，所述插槽总线控制器连接所述背板总线；所述插槽总线控制器实现所述背板插槽上的板卡系统之间的数据交换和同步；所述时钟域控制器负责所述测试子系统的时域控制，实现所述测试子系统的时域的分配和管理；所述测试子系统包括测试处理器和信号处理单元，所述测试处理器包括测试图形存储器、存储控制器、时序发生器、图形发生器和指令发生器；所述测试图形存储器、时序发生器、图形发生器和指令发生器分别与所述存储控制器相连，所述时序发生器、图形发生器和指令发生器依次相连接，所述时序发生器和指令发生器连接所述信号处理单元，所述信号处理单元包括数字单元、模拟单元和混合单元；所述存储控制器和信号处理单元通过所述背板总线连接至所述总线控制器；所述计算机实现生成Pattern文件的功能；所述测试图形存储器实现存储所述Pattern文件的代码的功能；所述存储控制器负责控制所述计算机对所述测试图形存储器的数据下载及读取；所述存储控制器受到所述图形发生器的控制，提供对所述Pattern文件的实时获取功能；所述时序发生器基于所述Pattern文件指定的时序要求，实现产生每个周期所需的精确时序信号，并提供给所述测试处理器的其他模块的功能；所述图形发生器基于所述Pattern文件的指令要求，实现产生控制时序的功能，并实现控制所述存储控制器对所述测试图形存储器的地址访问的功能，所述控制时序的功能包括跳转或者循环；所述指令发生器基于所述Pattern文件的指令要求，实现产生用于同步控制所述信号处理单元的指令信号的功能；所述指令发生器在所述图形发生器的控制下，将所述指令信号发送给相应的所述信号处理单元；所述信号处理单元根据收到的所述指令发生器发送的所述指令信号，并执行所述指令信号相应的操作。

2.根据权利要求1所述的面向SOC芯片的多时钟域并发测试系统，其特征在于：所述总线控制器包括ATE总线控制器和PCIE总线控制器，所述ATE总线控制器实现所述板卡系统与计算机之间的数据交换，以及实现各个所述测试子系统之间的同步；所述PCIE总线控制器协助所述ATE总线控制器实现所述板卡系统与计算机之间的数据交换。

3.根据权利要求1所述的面向SOC芯片的多时钟域并发测试系统，其特征在于：所述背板总线包括数据总线和同步总线，所述背板总线实现所述计算机与所述板卡系统的连接，实现所述板卡系统接受所述计算机的控制，并实现各个所述板卡系统之间的同步。

4.根据权利要求1所述的面向SOC芯片的多时钟域并发测试系统，其特征在于：所述信号处理单元包括数字信号处理单元、模拟信号处理单元和混合信号处理单元，不同的信号处理单元处理不同类型的信号；所述信号处理单元执行的操作包括输出激励和测试采样。

5.根据权利要求1所述的面向SOC芯片的多时钟域并发测试系统，其特征在于：所述存储控制器包括DDR存储控制器、读写控制器和数据缓冲器。