[发明专利]具有薄阻挡层的半导体层结构

说明书

半导体层结构可以包括衬底、设置在衬底上方的阻挡层、以及设置在阻挡层上方的一个或多个外延层。阻挡层的厚度可以在50纳米(nm)和4000nm之间。阻挡层可以被配置为抑制来自衬底的缺陷传播到一个或多个外延层。一个或多个外延层可以包括量子阱层，该量子阱层包括使用高温处理形成的量子阱混合区域。

技术领域

本公开涉及半导体层结构，更具体地，涉及具有薄阻挡层的半导体层结构。

背景技术

半导体激光器由各种外延层形成。各种外延层生长在衬底上。半导体激光器在被通电时发射激光。半导体激光器可以包括边缘发射激光器或垂直发射激光器，例如垂直腔面发射激光器(VCSEL)。

发明内容

在一些实施方式中，半导体层结构包括衬底；设置在衬底上方的阻挡层；以及设置在阻挡层上方的一个或多个外延层，其中：阻挡层具有50纳米(nm)和4000nm之间的厚度，阻挡层被配置为抑制来自衬底的缺陷传播到一个或多个外延层，并且一个或多个外延层包括量子阱层，该量子阱层包括使用高温处理形成的量子阱混合区域。

在一些实施方式中，半导体激光器包括衬底；设置在衬底上方的阻挡层；以及设置在阻挡层上方的一个或多个外延层，其中：阻挡层具有小于或等于4μm的厚度，并且阻挡层被配置为，在用于形成一个或多个外延层中的至少一个外延层的高温处理期间，抑制来自衬底的缺陷传播到一个或多个外延层。

在一些实施方式中，光学设备包括衬底；设置在衬底上方的阻挡层；以及设置在阻挡层上方的一个或多个外延层，其中：阻挡层具有50纳米(nm)和4000nm之间的厚度，阻挡层与衬底晶格匹配，阻挡层被配置为抑制来自衬底的缺陷传播到一个或多个外延层，并且一个或多个外延层包括量子阱层，该量子阱层包括使用高温处理形成的量子阱混合区域。

附图说明

图1A-1C是描绘具有本文所述薄阻挡层的半导体层结构的示例性实施方式的图。

图2是描绘了一图表的图，所述图表对比了阻挡层的各种厚度和组成(例如，对于经受高温处理的半导体层结构)以及对于各种厚度和组成的晶锭的波长和切片数之间的对应关系。

图3是描绘了一图表的图，所述图表比较了阻挡层和缓冲层的各种厚度和组成以及对于各种厚度和组成的激射波长和晶锭切片数之间的对应关系。

具体实施方式

以下示例性实施方式的详细描述参考了附图。不同附图中相同的附图标记可以标识相同或相似的元件。

可以使用高温处理来形成典型的半导体激光器，例如高功率激光器(HPL)(例如，其中半导体激光器的半导体层结构被放置在高温环境中，例如温度大于或等于500℃的环境，持续一段时间，例如几秒、几分钟、几小时等)。这可能导致半导体层结构的衬底的缺陷传播到外延层，例如量子阱和/或量子阱的量子阱混合区域，这可能引起激射波长偏移。此外，对于位于同一晶锭上的多个半导体层结构的每个半导体层结构，激射波长偏移可以不同(例如，波长偏移可以取决于半导体层结构在晶锭上的位置)。此外，晶锭上的波长变化可能很大(例如，来自同一晶锭的半导体层结构可能经历40纳米(nm)或更大的波长变化，这取决于来自晶锭的半导体层结构的切片数)，这对于给定规格(例如，20nm的范围)的波长可能导致低产率。这可能导致显著的产率损失(例如，高达40％的产率损失)，并导致典型半导体激光器的制造变得困难。