[发明专利]像素感测器、像素阵列及其形成方法

说明书

一种像素感测器、像素阵列及其形成方法，像素阵列内的格栅结构可至少部分地朝格栅结构的顶表面倾斜或渐缩，以使格栅结构的宽度达到格栅结构的顶表面附近具有接近零的宽度。前述允许于格栅结构之间的彩色滤光片区域之间的间距在彩色滤光片区域的顶表面附近达到接近零间距，其减少及/或最小化在彩色滤光片区域的顶表面附近的彩色滤光片之间的间距。由倾斜或锥状的格栅结构所提供的彩色滤光片区域的紧密间距提供彩色滤光片区域内具有可用于入射光收集的较大表面积及体积，其可增加像素阵列的量子效率。再者，格栅结构的宽度可增加至少部分指向格栅结构的底表面，以使在靠近格栅结构的底表面具有较宽尺寸的格栅结构提供像素阵列内的像素感测器光学串扰的保护。

技术领域

本揭露是关于一种像素感测器，特别是关于一种像素感测器及包含像素感测器的像素阵列的形成方法。

背景技术

互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)影像感测器可包含配置为像素阵列的多个像素感测器。CMOS影像感测器可包含配置以将入射光的光子转化成光电流的电子的光电二极管区域、配置以控制光电二极管区域及浮动扩散区域之间光电流流量的传输栅极以及配置以接收光电流的在浮动扩散区域内的漏极区域，其光电流可被量测及/或转移至CMOS影像感测器的其他区域。

发明内容

本揭露的一态样是提供一种像素感测器。像素感测器包含光电二极管。像素感测器包含在光电二极管上的格栅结构。像素感测器包含彩色滤光片区域在光电二极管上且在格栅结构的侧壁之间，其中彩色滤光片区域的侧壁是自彩色滤光片区域的顶表面向彩色滤光片区域的底表面倾斜，以使彩色滤光片区域的顶表面的宽度大于彩色滤光片区域的底表面的宽度。

本揭露的另一态样是提供一种像素阵列的形成方法。方法包含形成一或多个格栅层在像素阵列内的多个光电二极管上。方法包含形成图案层在成一或多个格栅层上。方法包含形成图案在图案层内。方法包含基于此图案，蚀刻穿过一或多个格栅层至氧化层，以形成格栅结构在多个光电二极管上，其中过蚀刻靠近一或多个格栅层的顶表面导致格栅结构的至少一部分的侧壁是至少部分地倾斜。方法包含形成多个彩色滤光片区域在多个光电二极管上，且在格栅结构之间的开口内。

本揭露的再一态样是提供一种像素阵列。像素阵列包含多个光电二极管。像素阵列包含在多个光电二极管之上的格栅结构，其是包括几乎笔直部分及在几乎笔直部分之上的倾斜部分，其中格栅结构的底表面的宽度大于格栅结构的顶表面的宽度。像素阵列包含在每一个光电二极管上的各彩色滤光片区域且在格栅结构的侧壁之间，其中各彩色滤光片区域共形格栅结构的侧壁。

附图说明

根据以下详细说明并配合附图阅读，使本揭露的态样获致较佳的理解。需注意的是，如同业界的标准作法，许多特征并不是按照比例绘示的。事实上，为了进行清楚讨论，许多特征的尺寸可以经过任意缩放。

图1是本文所述的系统及/或方法实施的例示环境示意图；

图2及图3A至图3C是本文所述的例示像素阵列的示意图；

图4A至图4M是本文所述的例示实施阶段的示意图；

图5A及图5B是本文所述的例示像素阵列的示意图；

图6A至图6I是本文所述的例示实施阶段的示意图；

图7至图9是本文所述的例示像素阵列的示意图；

图10是本文所述的图1的一或多个装置的例示组成的示意图；

图11是本文所述的关于形成像素阵列的例示制程的流程图。

【符号说明】

100:环境

102:半导体制程工具/沉积工具

104:半导体制程工具/曝光工具