[发明专利]擦除尾比较器方案

说明书

本发明公开了一种在非易失性存储装置上执行擦除操作的方法。该方法包括：在擦除操作的多个擦除循环中的第一擦除循环中，向第一组非易失性存储元件施加第一擦除脉冲；在施加第一擦除脉冲之后，确定第一组非易失性存储元件的阈值电压分布的上尾；确定第一组非易失性存储元件的上尾与第二组非易失性存储元件的阈值电压分布的上尾之间的差值；以及如果差值大于或等于阈值量，则在多个擦除循环中的第二擦除循环中禁用第一组非易失性存储元件上的擦除操作。

技术领域

本申请涉及非易失性存储器装置和非易失性存储器装置的操作。

背景技术

本节段提供与本公开相关联的技术相关的背景信息，并且由此不一定为现有技术。

半导体存储器装置已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。

电荷存储材料(诸如浮栅)或电荷俘获材料可用于此类存储器装置中以存储表示数据状态的电荷。电荷俘获材料可以被垂直布置在三维(3D)堆叠的存储器结构中，或者被水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。

发明内容

本节段提供了本公开的一般概述，并且不是其全部范围或其所有特征和优点的全面公开。

本公开的目的是提供解决和克服本文所述的缺点的存储器装置和操作该存储器装置的方法。

因此，本公开的一个方面是提供一种在非易失性存储装置上执行擦除操作的方法。该方法包括：在擦除操作的多个擦除循环中的第一擦除循环中，向第一组非易失性存储元件施加第一擦除脉冲；在施加第一擦除脉冲之后，确定第一组非易失性存储元件的阈值电压分布的上尾；确定第一组非易失性存储元件的上尾与第二组非易失性存储元件的阈值电压分布的上尾之间的差值；以及如果差值大于或等于阈值量，则在多个擦除循环中的第二擦除循环中禁用第一组非易失性存储元件上的擦除操作。

此外，本公开的一个方面是提供一种非易失性存储设备。该非易失性存储设备包括：一组非易失性存储元件；和一个或多个管理电路，该一个或多个管理电路与该组非易失性存储元件通信。一个或多个管理电路被配置为：在擦除操作的多个擦除循环中的第一擦除循环中，向第一组非易失性存储元件施加第一擦除脉冲；在施加第一擦除脉冲之后，确定第一组非易失性存储元件的阈值电压分布的上尾；确定第一组非易失性存储元件的上尾与第二组非易失性存储元件的阈值电压分布的上尾之间的差值；以及如果差值大于或等于阈值量，则在多个擦除循环中的第二擦除循环中禁用第一组非易失性存储元件上的擦除操作。

然而，本公开的一个方面是提供一种与存储器装置的一组存储器单元通信的控制器。该控制器被配置为：在擦除操作的多个擦除循环中的第一擦除循环中，向第一组非易失性存储元件施加第一擦除脉冲；在施加第一擦除脉冲之后，确定第一组非易失性存储元件的阈值电压分布的上尾；确定第一组非易失性存储元件的上尾与第二组非易失性存储元件的阈值电压分布的上尾之间的差值；以及如果差值大于或等于阈值量，则在多个擦除循环中的第二擦除循环中禁用第一组非易失性存储元件上的擦除操作。

根据本文提供的描述，另外的适用领域将变得显而易见。本发明内容中的描述和具体示例仅旨在用于例证的目的，并非旨在限制本发明的范围。

附图说明

对于示例性实施方案的详细描述，现在将参考附图，其中：

图1A是示例性存储器设备的框图；

图1B是包括编程电路、计数电路和确定电路的示例性控制电路的框图；

图2描绘了图1的存储器阵列的示例性二维配置中的存储器单元的块；

图3A描绘了NAND串中的示例性浮栅存储器单元的剖视图；