[发明专利]用于加工具有两个紧密间距的栅极的半导体器件的方法

说明书

本公开涉及一种用于加工具有两个紧密间距的栅极的半导体器件的方法，其中紧密间距意指在临界尺寸(CD)以下。该方法包括形成模板结构，其中该模板结构包括尺寸小于CD的至少一个子结构。该方法进一步包括在模板结构上和围绕模板结构形成栅极层。然后，该方法包括去除形成在模板结构上的栅极层的部分，并将剩余的栅极层图案化为包括两个栅极的栅极结构。进一步地，该方法包括选择性地去除该模板结构，其中两个栅极之间的间距由去除的子结构形成。

技术领域

本公开涉及半导体加工。具体地，本公开提出了一种用于加工具有两个紧密间距的栅极的半导体器件的方法，其中紧密间距意指在临界尺寸(CD)以下，例如，在50nm或甚至30nm以下。该方法尤其用于加工基于硅自旋量子比特的半导体器件。

背景技术

随着半导体器件的不断小型化，各栅极(即栅极电极)之间的距离也变得越来越小。特别地，采用量子效应(例如，利用量子点(QD)、量子线或其它低维结构)的半导体器件通常要求栅极彼此之间分开不超过CD。例如，从一个栅极的尖端到另一个栅极的尖端的CD(即，尖端到尖端的间距)可能必须小于50nm，或者甚至小于30nm以获得最佳器件性能。制造这样的半导体器件是非常具有挑战性的，并且因此需要新的集成方案。

例如，为了基于硅自旋量子比特的量子计算的成功实现，获得高量子比特读出信号是至关重要的。在这方面，广泛采用的办法是使用单电子晶体管(SET)以读出由一串QD定义的自旋量子比特的半导体器件。因此，这个SET也用于作为量子比特储存器。在这种基于SET的自旋量子比特器件中，限制QD的栅极和SET的栅极之间的间距是关键的设计参数。更小的间距导致显著改善的读出灵敏度。特别地，在SET栅极和限制栅极之间可能需要小于30nm的间距。

图1在(a)中示出了其中半导体器件的两个栅极G_A和G_B形成在同一栅极层上并且非常接近在一起(即，具有最多50nm的距离)的情况。栅极材料可以示例性地为TiN(氮化钛)。

在制造这种半导体器件的第一示例性方法中，可以通过重叠多个栅极层来实现小的栅极间距。然而，重叠引入了额外的栅极电介质，这可能对器件特性作出负面贡献。例如，额外的电介质可能导致电荷噪声，这对于上述基于自旋量子比特的器件尤其有害。因此，这种器件的栅极层的数量需要被限制为少于三层。另外，这种方法涉及到相当复杂的过程。

在第二示例性方法中，使用切割光刻。也就是说，整个栅极图案，包括两个栅极G_A和G_B，例如通过电子束光刻来印刷，并且随后被切割/蚀刻，以便形成两个单独的栅极G_A和G_B。然而，蚀刻放置因此至关重要，并且将蚀刻工具与先前印刷的栅极图案对准通常涉及8-15nm的覆盖误差。此外，在这种情况下，对于电子束光刻而言，需要正性显影(PTD)抗蚀剂，这使得实现是困难的，因为电子束光刻通常与负性显影(NTD)抗蚀剂一起工作得更好。另一个问题是，在TiN作为栅极材料的情况下，蚀刻可能导致每个栅极尖端在15-20nm范围内的尖端收缩，这使得几乎不可能实现两个栅极之间小于50nm甚至小于30nm的间距。

在第三示例性方法中，使用隔板定义的过程。也就是说，在一个栅极之下(例如，在上述自旋量子比特器件的SET的栅极之下)生长厚隔板。然而，困难是如何图案化两个垂直位移的栅极。另外，去除隔板是困难的。

因此，需要一种用于制造在相同栅极侧上具有小栅极(电极)分隔的这种半导体器件，如先进的硅自旋量子比特器件的新方法。

发明内容

特别地，鉴于常规方法的上述挑战和缺点，本发明的实施例旨在提供用于制造具有紧密放置在一起的两个栅极的半导体器件的改进方法。目的是提供一种可靠且不太复杂的方法，用于在相同栅极层上形成其间距在CD以下，特别是小于50nm，更特别是小于30nm的两个栅极。

该目的是通过所附独立权利要求中的本发明实施例来实现的。这些实施例的有利实现在从属权利要求中定义。