[发明专利]静电保护结构及其制备方法

说明书

本申请涉及一种静电保护结构及其制备方法，包括衬底、埋层、第一深阱、第二深阱及第三深阱，第一深阱中设有相反导电类型的阱区和相同导电类型的重掺杂区，第二深阱及第三深阱中分别设有相同导电类型的阱区和重掺杂区，且第一深阱、第一阱区及第二阱区浮空，第一重掺杂区引出接静电电压，第六重掺杂区接地。当静电端口输入正电压时，第一重掺杂区、第一阱区、第二重掺杂区、第三重掺杂区、第二阱区及第四重掺杂区共同构成相互串联的晶体管以实现进行正向耐压；当静电端口输入负电压时，埋层、第二深阱、第三阱区、第四阱区、第三深阱、衬底及第一深阱形成寄生晶体管，第一深阱与第一阱区形成二极管，通过寄生晶体管和二极管可以进行反向耐压。

技术领域

本申请涉及半导体技术领域，特别是涉及一种静电保护结构及其制备方法。

背景技术

随着高压器件在集成电路中的应用越来越广泛，对其抗静电(ElectrostaticDischarge，ESD)能力的要求也越来越高。通常高压静电保护结构为由多个低压器件串联组成的结构，以达到耐高压的需求。

然而，传统的高压静电防护结构通常正向耐压没有问题，但是反向却耐不了高的电压，存在正向ESD保护能力与负向ESD保护能力不一致的问题。

发明内容

基于此，有必要针对传统的高压静电防护结构正向ESD保护能力与负向ESD保护能力不一致的问题，提供一种静电保护结构及其制备方法。

为了实现上述目的，一方面，本申请提供了一种静电保护结构及其制备方法。

一种静电保护结构，包括：

衬底，具有第一导电类型；

埋层，位于所述衬底中，具有第二导电类型，所述第二导电类型与所述第一导电类型相反；

第一深阱，位于所述埋层上表面且浮空设置，具有第一导电类型；

第二深阱，位于所述埋层上表面且部分区域与所述衬底接触，具有第二导电类型，所述第二深阱与所述第一深阱相邻接且位于所述第一深阱外围；

第三深阱，位于所述埋层上且完全与所述衬底接触，具有第一导电类型，所述第三深阱与所述第二深阱相邻接且位于所述第二深阱外围；

其中，所述第一深阱的上表层设有相互隔离且浮空设置的第一阱区和第二阱区，所述第一阱区和所述第二阱区均具有第二导电类型，所述第一阱区的上表层设有相互隔离的第一重掺杂区和第二重掺杂区，所述第二阱区的上表层设有相互隔离的第三重掺杂区和第四重掺杂区，所述第一重掺杂区、所述第二重掺杂区、所述第三重掺杂区及所述第四重掺杂区具有第一导电类型，所述第一重掺杂区引出作为第一电极并与静电端口连接，所述第二重掺杂区引出作为第二电极，所述第三重掺杂区引出作为第三电极且与所述第二电极电性连接，所述第四重掺杂区引出作为第四电极；

所述第二深阱的上表层设有第三阱区，所述第三阱区具有第二导电类型，所述第三阱区的上表层设有浮空的第五重掺杂区，所述第五重掺杂区具有第二导电类型；

所述第三深阱的上表层设有第四阱区，所述第四阱区具有第一导电类型，所述第四阱区的上表层设有第六重掺杂区，所述第六重掺杂区具有第一导电类型，所述第六重掺杂区引出并与所述第四电极共接于地。

在其中一个实施例中，所述第一导电类型为P型，所述第二导电类型为N型；当所述静电端口输入静电电压时：

所述第一重掺杂区、所述第一阱区及所述第二重掺杂区共同构成第一PNP晶体管，所述第三重掺杂区、所述第二阱区及所述第四重掺杂区共同构成第二PNP晶体管，且所述第一PNP晶体管和所述第二PNP晶体管相互串联。

在其中一个实施例中，当所述静电电压为正电压时：