[发明专利]集成电路结构与集成电路只读记忆体结构的制造方法

说明书

一种集成电路结构与集成电路只读记忆体结构的制造方法，集成电路只读记忆体结构包括第一只读记忆体晶体管与第二只读记忆体晶体管。第一只读记忆体晶体管具有第一栅极电极、第一源极与第一漏极。第二只读记忆体晶体管具有第二栅极电极、第二源极与第二漏极。漏极导线是位于第一漏极与第二漏极上，且是介于第一漏极与第二漏极之间。第一漏极、漏极导线与第二漏极是介于第一栅极电极与第二栅极电极之间。第一沟槽隔离结构用以电性隔离第一漏极与第一源极，第一源极位于第一栅极电极的下方。

技术领域

本揭露的实施例是关于一种集成电路结构，且特别是关于一种集成电路结构与集成电路只读记忆体结构的制造方法。

背景技术

一些集成电路包括储存运算装置的操作的信息的随机存取记忆体(randomaccess memory，RAM)结构或只读记忆体(read-only memory，ROM)结构。随机存取记忆体结构用以在运算装置的操作期间接收、储存及传送信息，所述的信息在装置操作期间改变。只读记忆体结构用以提供固定的信息给运算装置，所述的固定的信息在装置操作期间不改变。

只读记忆体结构包括在制造集成电路时以硬件配置的结构。可抹除可编程只读记忆体(erasable programmable read only memory，EPROM)与电子式可抹除可编程只读记忆体(electrically erasable programmable read only memory，EEPROM)能够将数据抹除且可重新编程，但其速度慢且可重新编程的次数很少。

只读记忆体结构包括逻辑门(晶体管)的组合，逻辑门(晶体管)相连接以将n位元的地址输入映射(map)到数据输出。只读记忆体结构的读取是透过使用字元线来调节地址输入且透过使用位元线来从只读记忆体的晶体管接收数据输出。因为即使在只读记忆体结构断电的情况下，只读记忆体结构仍保留已编程的信息，所以只读记忆体结构为非挥发性(non-volatile)的。

发明内容

本揭露的实施例的目的在于提出一种集成电路结构，包括第一晶体管、第二晶体管、位元线及第一沟槽隔离结构。第一晶体管包括第一栅极电极、第一源极、第一源极上的第一源极导线、第一漏极、与第一漏极上的第一漏极导线。第二晶体管包括第二栅极电极、第二漏极、第一源极、与第二漏极上的第二漏极导线。位元线用以将第一漏极导线电性连接至第二漏极导线。第一沟槽隔离结构是介于第一源极与第二漏极之间，且用以电性隔离第一源极与第二漏极。

本揭露的实施例的目的在于另提出一种集成电路结构，包括第一漏极接触、连接至第一漏极接触的漏极导线、第一晶体管与第二晶体管。第一晶体管包括第一栅极电极、第一栅极电极接触、第一源极、第一源极导线、第一源极接触、第一漏极与电源轨。第一源极导线电性连接至第一源极，第一源极接触电性连接至第一源极导线，第一漏极电性连接至漏极导线，电源轨电性连接至第一源极接触与第一栅极电极外连式接触，第一栅极电极外连式接触用以将电源轨电性连接至第一栅极电极。第二晶体管包括第二栅极电极、第二栅极电极接触、第二源极、第二源极导线、第二源极接触与第二漏极。第二栅极电极接触连接至第二栅极电极。第二源极导线连接至第二源极。第二源极接触连接至第二源极与电源轨。第二漏极电性连接至漏极导线。

本揭露的实施例的目的在于另提出一种集成电路只读记忆体结构的制造方法，包括形成只读记忆体晶体管。形成只读记忆体晶体管包括：布植具有通道、源极区域与漏极区域的主动区；于通道上沉积栅极电极；于源极区域与漏极区域的至少一者上沉积导线；将多个掺杂物加入至主动区的源极区域与漏极区域；形成抵靠栅极电极、源极区域与漏极区域的多个接触；沉积抵靠所述多个接触的集成电路的电源轨、位元线与至少一字元线；及用沟槽隔离结构划分主动区以使栅极电极与源极区域及漏极区域电性隔离。

附图说明

从以下结合所附附图所做的详细描述，可对本揭露的实施例的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。