[发明专利]一种芯片IO引脚的ESD保护电路

权利要求书

1.一种芯片IO引脚的ESD保护电路，包括芯片内部电路模块，以及与芯片内部电路模块连接的IO引脚、VDD端口和GND端口；所述VDD端口与GND端口之间还连接有保护二极管，其特征在于，还包括第一防静电器件、第二防静电器件；所述芯片内部电路模块与GND端口的公共连接端，或芯片内部电路模块与VDD端口的公共连接端，依次经第一防静电器件、第二防静电器件与IO引脚连接。

2.根据权利要求1所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件连接于芯片内部电路模块与GND端口的公共连接端；所述第一防静电器件采用以下器件中的任意一种：二极管、N型MOS管；所述第二防静电器件在第一防静电器件采用二极管时，其也采用二极管；所述第二防静电器件在第一防静电器件采用N型MOS管时，其采用N型MOS管或P型MOS管。

3.根据权利要求2所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件和第二防静电器件均采用二极管，且两个二极管的N端相连；所述第一防静电器件的二极管的P端与GND端口连接，第二防静电器件的二极管的P端与IO引脚相连。

4.根据权利要求2所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件采用N型MOS管，第二防静电器件采用P型MOS管，且N型MOS管的漏极与P型MOS管的源极相连；所述第一防静电器件的N型MOS管的栅极与其源极相连后接入GND端口，所述第二防静电器件的P型MOS管的栅极与其源极相连，所述第二防静电器件的P型MOS管的漏极与IO端口连接。

5.根据权利要求2所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件和第二防静电器件均采用N型MOS管，且两个N型MOS管的漏极相连；所述第一防静电器件的N型MOS管的栅极与其源极相连后接入GND端口，所述第二防静电器件的N型MOS管的栅极与其源极均接入IO端口。

6.根据权利要求1所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件连接于芯片内部电路模块与VDD端口的公共连接端；所述第一防静电器件采用以下器件中的任意一种：二极管、P型MOS管；所述第二防静电器件在第一防静电器件采用二极管时，其也采用二极管；所述第二防静电器件在第一防静电器件采用P型MOS管时，其采用N型MOS管或P型MOS管。

7.根据权利要求6所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件和第二防静电器件均采用二极管，且两个二极管的P端相连；所述第一防静电器件的二极管的N端与VDD端口连接，第二防静电器件的二极管的N端与IO引脚相连。

8.根据权利要求6所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件采用P型MOS管，第二防静电器件采用N型MOS管，且P型MOS管的漏极与N型MOS管的源极相连；所述第一防静电器件的P型MOS管的栅极与其源极相连后接入VDD端口，所述第二防静电器件的N型MOS管的栅极与其源极相连，所述第二防静电器件的N型MOS管的漏极与IO端口连接。

9.根据权利要求6所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件和第二防静电器件均采用P型MOS管，且两个P型MOS管的漏极相连；所述第一防静电器件的P型MOS管的栅极与其源极相连后接入VDD端口，所述第二防静电器件的P型MOS管的栅极与其源极均接入IO端口。

10.根据权利要求2或6所述的芯片IO引脚的ESD保护电路，其特征在于，所述第一防静电器件和第二防静电器件均采用MOS管时，至少其中一个MOS管的栅极还串接一个电阻。