[发明专利]高效重分布层拓扑结构

说明书

本申请题为“高效重分布层拓扑结构”。在一些示例中，芯片级封装(CSP)(106)包括半导体管芯(108)；邻接半导体管芯的钝化层(209)；延伸通过钝化层的通孔(210)；和邻接通孔的第一金属层(218)。CSP还包括邻接第一金属层的绝缘层(216)，其中绝缘层具有小于32400平方微米的最大水平面积的孔口(217)。CSP进一步包括邻接绝缘层并适于耦合到焊球(112)的第二金属层(224)。第二金属层在由绝缘层中的孔口限定的接触点处邻接第一金属层。

相关申请的交叉参考

本申请要求于2020年6月9日提交的美国临时专利申请号63/036498的优先权，其标题为“Enhanced WCSP Design For Improved Performance And Higher RoutingDensity(用于改进性能和更高路由密度的增强型WCSP设计)”，并且在此通过引用全部并入。

背景技术

在制造期间，半导体芯片(通常也称为“管芯(die)”)通常被安装在引线框架的管芯焊盘上，并且被引线接合、夹住或以其他方式耦合到引线框架的引线。其他器件可以类似地被安装在引线框架焊盘上。该组件稍后以模具化合物(如环氧树脂)进行覆盖，以保护该组件免于潜在地破坏热量、物理创伤、水分和其他有害因素。完成的组件被称为半导体封装，或者更简单地称为封装。引线暴露于封装的表面，并且用于将封装芯片电耦合到芯片外部的器件。

然而，通常称为倒装芯片封装的其他类型的封装的配置与上面所描述的不同。倒装芯片封装包括管芯、金属凸块(例如，焊料凸块)和重分布层(RDL)，该重分布层在管芯和金属凸块之间对接，以便在凸块和管芯上形成的有源电路之间适当地路由信号。这种倒装芯片封装的示例包括芯片级封装(CSP)，如晶圆芯片级封装(WCSP)。

发明内容

在一些示例中，芯片级封装(CSP)包括半导体管芯；邻接半导体管芯的钝化层；延伸通过钝化层的通孔；和邻接通孔的第一金属层。CSP还包括邻接第一金属层的绝缘层，其中绝缘层具有小于32400平方微米的最大水平面积的孔口。CSP还包括邻接绝缘层并适于耦合到焊球的第二金属层。第二金属层在由绝缘层中的孔口限定的接触点处邻接第一金属层。

附图说明

对于各种示例的详细描述，现在将参考附图，其中：

图1是根据各种示例的包括实现高效重分布层(RDL)拓扑结构的芯片级封装(CSP)的电子器件的示意图。

图2是根据各种示例的包括实现高效RDL拓扑结构的CSP的电子器件的一部分的剖面图。

图3是根据各种示例的包括实现另一种高效RDL拓扑结构的CSP的电子器件的一部分的剖面图。

图4A至图4I是根据各种示例的不同高效RDL拓扑结构的示意性分层的自下而上的视图。

图5A至图5G是根据各种示例的用于制造实现高效RDL拓扑结构的CSP的技术的工艺流程图。

图6是根据各种示例的用于制造实现高效RDL拓扑结构的CSP的方法的流程图。

具体实施方式

在芯片级封装(CSP)中使用各种类型的重分布层(RDL)，以将CSP的半导体管芯之间的电信号路由到CSP的焊球。许多RDL包括邻接半导体管芯的钝化层，以保护半导体管芯免受外部元件和应力的影响。这些钝化层具有有助于在半导体管芯和RDL的金属层之间传输电信号的孔口。在一些RDL中，钝化层(称为非平面钝化层)具有不均匀的厚度，特别是邻近孔口，其中钝化层可以包括凸起段。这些凸起段可能容易受到由焊球和与焊球耦合的凸块下金属化(UBM)施加的机械应力的有害影响。为了保护钝化层，尤其是凸起段免受这种应力的影响，钝化层凸起段和孔口可以相对地远离UBM定位。以这种方式，来自UBM的应力不损坏钝化层。然而，这种拓扑结构在其空间使用方面效率低下。