[发明专利]一种沟槽栅超结VDMOSFET半导体器件及其制备方法

说明书

本发明公开了一种具有超结的功率器件VDMOSFET及其制备方法，方法包括：在N+型衬底上生长N型外延层；在N型外延层上形成若干第一沟槽；在N型外延层表面与每个第一沟槽内生长P型外延层；在P型外延层上形成若干第二沟槽；在每个第二沟槽内生长n型外延层；在P型外延层、n型外延层上生长P^‑外延层；在P^‑外延层上形成若干第三沟槽；在每个第三沟槽的侧壁和底部形成栅极氧化膜；在第三沟槽的开口处的P^‑外延层表面形成n+源区；在P‑外延层表面形成p+注入区；在第三沟槽内埋入栅极材料形成栅极；在p+注入区、n+源区上方形成源极，且在N+型衬底下表面形成漏极。本发明通过多次重复的外延生长工艺，克服了用于形成沟槽的蚀刻工艺和外延生长工艺的局限。

技术领域

本发明属于半导体器件及其制备工艺技术领域，具体涉及一种沟槽栅超结VDMOSFET半导体器件及其制备方法。

背景技术

垂直双扩散金属氧化物半导体(Vertical Double-diffused Metal OxideSemiconductor，简称VDMOS)器件，是同时具有双极型晶体管和普通MOS器件的优点的功率半导体器件。而超结VDMOSFET是一种发展迅速、应用广泛的新型功率半导体器件。

超结VDMOSFET是在普通垂直双扩散金属氧化物半导体器件的基础上，通过引入超结(Super Junction，简称SJ)结构，即在常规VDMOSFET衬底上设置几个交替排列的P型外延层和N型外延层，形成了几个垂直于衬底的彼此相互平行的PN结。除了具备VDMOSFET输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好、驱动电路简单、易于集成等特点外，还克服了VDMOSFET的导通电阻随着击穿电压成2.5次方关系增加的缺点。在常规的超结VDMOSFET制备方法中，通过刻蚀工艺将N型外延层刻蚀多个深沟槽，然后将P型外延层填充到每个深沟槽中，以此形成纵向交替的P型和N型柱。以n型SJ VDMOSFET为例，当沟道开启后，电子由源极流经沟道、N型柱区、n+衬底，最后流向漏级；而当给器件施加反向偏压时，不仅存在纵向的电场，同时还存在横向电场使PN结耗尽，如果在击穿之前，P型柱区和N型柱区都完全耗尽，则击穿电压只与漂移区厚度有关而与漂移区掺杂浓度无关。

但是，当深沟槽的长宽比增大时，将P型外延层保形地填充到相应的深沟槽中变得更加困难，由此可能引发在N型外延层和P型外延层之间的界面处形成一些缺陷。此外，在P型外延层内不可避免地会出现空隙。因此，导致超结结构的电压维持能力降低。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种具有超结的功率器件VDMOSFET及其制备方法。

本发明的一个实施例提供了一种具有超结的功率器件VDMOSFET的制备方法，包括以下步骤：

S1、选取N+型衬底；

S2、在所述N+型衬底上表面生长N型外延层；

S3、在所述N型外延层上形成第一掩膜版，利用所述第一掩膜版并通过反应离子蚀刻所述N型外延层，直至部分所述N+型衬底内形成若干第一沟槽；

S4、刻蚀掉所述第一掩膜版，在所述N型外延层表面与每个所述第一沟槽内生长P型外延层，其中，所述N型外延层与所述P型外延层形成第一PN柱层；

S5、在所述P型外延层上形成第二掩膜版，利用所述第二掩膜版并通过反应离子蚀刻所述P型外延层，直至所述N型外延层表面形成若干第二沟槽；

S6、刻蚀掉所述第二掩膜版，在每个所述第二沟槽内生长n型外延层，其中，所述P型外延层与所述n型外延层形成第二PN柱层；

S7、在所述P型外延层、所述n型外延层上生长P^-外延层；