[发明专利]一种沟槽栅超结VDMOSFET半导体器件及其制备方法

权利要求书

1.一种具有超结的功率器件VDMOSFET的制备方法，其特征在于，包括以下步骤：

S1、选取N+型衬底；

S2、在所述N+型衬底上表面生长N型外延层；

S3、在所述N型外延层上形成第一掩膜版，利用所述第一掩膜版并通过反应离子蚀刻所述N型外延层，直至部分所述N+型衬底内形成若干第一沟槽；

S4、刻蚀掉所述第一掩膜版，在所述N型外延层表面与每个所述第一沟槽内生长P型外延层，其中，所述N型外延层与所述P型外延层形成第一PN柱层；

S5、在所述P型外延层上形成第二掩膜版，利用所述第二掩膜版并通过反应离子蚀刻所述P型外延层，直至所述N型外延层表面形成若干第二沟槽；

S6、刻蚀掉所述第二掩膜版，在每个所述第二沟槽内生长n型外延层，其中，所述P型外延层与所述n型外延层形成第二PN柱层；

S7、在所述P型外延层、所述n型外延层上生长P^-外延层；

S8、在所述P^-外延层上形成第三掩膜版，利用所述第三掩膜版并通过反应离子蚀刻所述P^-外延层，直至部分所述n型外延层内形成若干第三沟槽；

S9、刻蚀掉所述第三掩膜版，在每个所述第三沟槽的侧壁和底部形成栅极氧化膜；

S10、在所述第三沟槽的开口上方、部分所述P^-外延层上形成第四掩膜版，利用所述第四掩膜版在所述第三沟槽的开口处的所述P^-外延层表面形成n+源区；

S11、刻蚀掉所述第四掩膜版，在所述第三沟槽的开口上方、所述n+源区上形成第五掩膜版，利用所述第五掩膜版在所述P-外延层表面形成p+注入区；

S12、刻蚀掉所述第五掩膜版，在所述第三沟槽内埋入栅极材料形成栅极；

S13、在所述p+注入区、所述n+源区上方沉积源金属形成源极，且在所述N+型衬底下表面沉积漏金属形成漏极，以完成具有超结的功率器件VDMOSFET的制备。

2.根据权利要求1所述的具有超结的功率器件VDMOSFET的制备方法，其特征在于，S4中生长所述P型外延层形成所述第一PN柱层时，控制所述第一PN柱层满足第一杂质量差恒定且为正，所述第一杂质量差为在距第一边界预定深度处，将所述第一PN柱层中P型外延层的杂质量减去所述第一PN柱层中N型外延层的杂质量而得，其中，所述第一边界为所述N+型衬底与所述第一PN柱层之间的边界。

3.根据权利要求2所述的具有超结的功率器件VDMOSFET的制备方法，其特征在于，S6中生长所述n型外延层形成所述第二PN柱层时，控制所述第二PN柱层满足第二杂质量差恒定且为负，所述第二杂质量差为在距第二边界预定深度处，将所述第二PN柱层中P型外延层的杂质量减去所述第二PN柱层中n型外延层的杂质量而得，其中，所述第二边界为所述第二PN柱层与所述P^-外延层之间的边界。

4.根据权利要求3所述的具有超结的功率器件VDMOSFET的制备方法，其特征在于，S6中生长所述n型外延层形成所述第二PN柱层时，控制所述第一杂质量差与所述第二杂质量差满足预设关系。