[发明专利]三维存储器、三维存储器的制备方法及存储系统

说明书

本申请提供一种三维存储器及其制备方法以及存储系统。制备方法包括：在限定有预设区的衬底上形成第一叠层结构；在第一叠层结构与预设区对应的部分形成第一过渡沟道孔，采用第一填充物填充第一过渡沟道孔；在第一叠层结构上形成第二叠层结构；在第二叠层结构的、与第一过渡沟道孔对应的部分形成第二过渡沟道孔，第二过渡沟道孔与第一过渡沟道孔至少部分对准以形成过渡沟道孔；采用第二填充物填充第二过渡沟道孔，第一过渡沟道孔的孔径尺寸大于第二过渡沟道孔的孔径尺寸。根据该方法制备的过渡沟道结构可为在后续形成栅极的过程中去除栅极牺牲层的操作提供结构支撑，并为后续形成的多个字线接触中与过渡沟道结构间隔设置的部分预留足够的形成空间。

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及三维存储器(3D NAND)的结构、三维存储器的制备方法及存储系统。

背景技术

三维存储器的存储阵列包括核心(Core)区域和阶梯(Stair Step，SS)区域，其中在阶梯区域会设置多个虚拟沟道结构，虚拟沟道结构可为在后续形成栅极的过程的去除栅极牺牲层的操作提供有力的结构支撑。

在常规三维存储器的制备工艺中，随着堆叠层数的增加，一般采用双堆叠(dualstack)技术或多堆叠技术制备三维存储器。然而，囿于常规制备工艺的限制，虚拟沟道结构位于顶部叠层结构的关键尺寸(顶部径向尺寸)大于位于底部叠层结构的关键尺寸(底部径向尺寸)。特别地，在诸如刻蚀、填充和热处理等三维存储器制备工艺之后，受到上述工艺的热影响，在形成栅极的过程中去除栅极牺牲层的操作时，上述上大下小的虚拟沟道结构对底部叠层结构的支撑力变弱。进一步地，还将导致三维存储器出现电性能下降等问题。

发明内容

本申请提供了一种可至少部分解决现有技术中存在的上述问题的三维存储器及其制备方法。

本申请一方面提供了一种制备三维存储器的方法，所述方法包括：在限定有预设区的衬底上形成第一叠层结构；在所述第一叠层结构的、与所述预设区对应的部分形成第一过渡沟道孔，并采用第一填充物填充所述第一过渡沟道孔；在所述第一叠层结构上形成第二叠层结构；在所述第二叠层结构的、与所述第一过渡沟道孔对应的部分形成第二过渡沟道孔，所述第二过渡沟道孔与所述第一过渡沟道孔至少部分对准以形成过渡沟道孔；以及采用第二填充物填充所述第二过渡沟道孔，其中，所述第一过渡沟道孔的孔径尺寸大于所述第二过渡沟道孔的孔径尺寸。

在本申请一个实施方式中，所述衬底包括第一衬底、衬底牺牲层和第二衬底，其中，限定所述预设区包括：在所述第一衬底中形成沟槽；以及在所述沟槽的内壁上形成隔离层并填充所述沟槽的剩余空间，以限定所述预设区。

在本申请一个实施方式中，所述第一过渡沟道孔贯穿所述第一叠层结构并延伸至所述沟槽的底部，其中在所述第一过渡沟道孔的底面和靠近所述底面的侧壁上设置有所述阻隔层。

在本申请一个实施方式中，所述第一叠层结构和所述第二叠层结构共同形成叠层结构，且所述叠层结构包括多个交替叠置的绝缘层和栅极牺牲层，其中，在采用第二填充物填充所述第二过渡沟道孔之后，所述方法还包括：形成与所述过渡沟道孔具有间距的栅极间隙，其中所述栅极间隙贯穿所述叠层结构并延伸至所述衬底；经由所述栅极间隙去除所述栅极牺牲层，以形成牺牲间隙；经由所述牺牲间隙的、位于所述第一叠层结构的部分对所述第一填充层进行氧化处理；以及填充所述牺牲间隙以形成栅极层。

在本申请一个实施方式中，所述方法还包括：在形成所述第一过渡沟道孔的同时，在与所述预设区一侧相邻的核心区域形成与第一沟道孔，所述第一沟道孔贯穿所述第一叠层结构并延伸至所述衬底；在采用所述第一填充物填充所述第一过渡沟道孔的同时，采用所述第一填充物填充所述第一沟道孔；在形成所述第二过渡沟道孔之前，在所述第二叠层结构的、与所述第一沟道孔对应的部分形成第二沟道孔；经由所述第二沟道孔去除所述第一沟道孔中的所述第一填充物，使得所述第一沟道孔与所述第二沟道孔贯通以形成沟道孔；以及在所述沟道孔内形成沟道结构。