[发明专利]用于沉积含硼和镓的硅锗层的方法

说明书

本发明涉及外延生长掺杂硼和镓的硅锗层的方法和器件。这些层可以用作例如场效应晶体管中的p型源极和/或漏极区域。

技术领域

本公开总体涉及适于形成电子器件的方法和系统。更具体地，本公开涉及可用于沉积材料的方法和系统，例如用于在衬底表面上选择性地沉积材料，比如掺杂的半导体材料。

背景技术

半导体器件例如互补金属氧化物半导体(CMOS)器件的规模已经导致集成电路的速度和密度的显著提高。然而，常规的器件扩展技术面临着未来技术节点的重大挑战。

一个特别的挑战涉及降低半导体器件结构的有源区域的接触电阻。此外，在许多应用中，可能希望选择性地沉积包含掺杂剂的半导体材料(例如高掺杂的第四族半导体材料)。然而，这种技术可能没有得到很好的发展。因此，需要用于沉积掺杂的半导体材料的改进的方法和系统。

此外，特别需要在更低的温度下沉积半导体材料，因为许多先进电子器件能够承受的热预算是有限的。

此外，特别需要沉积在其上可以形成具有非常低接触电阻的接触的半导体材料。特别需要允许选择性地沉积这种材料的方法。

美国公开号2014120678A1公开了用于三维结构的高掺杂含Si材料的选择性和共形外延的方法。

在本节中阐述的任何讨论，包括对问题和解决方案的讨论，已经被包括在本公开中，仅仅是为了提供本公开的上下文。这种讨论不应被视为承认任何或所有信息在本发明制造时是已知的或者构成现有技术。

发明内容

本公开的各个实施例涉及沉积方法，例如选择性沉积方法，涉及使用这种方法形成的结构和器件，以及用于执行该方法和/或用于形成该结构和/或器件的设备。虽然下面更详细地讨论了本公开的各个实施例解决现有方法和系统的缺点的方式，但是通常，本公开的各个实施例提供了选择性地沉积掺杂的半导体层的改进方法。掺杂的半导体层可以表现出相对低的接触电阻。

本文描述了一种外延生长掺杂硼和镓的硅锗层的方法。该方法包括在反应器室中提供包括单晶表面的衬底。该方法还包括引入硅前体、锗前体、硼前体、镓前体。因此，掺杂硼和镓的硅锗层生长在单晶表面上。硅前体选自硅烷、环硅烷、烷基硅烷和炔基硅烷。锗前体选自锗烷、环锗烷、烷基锗烷和炔基锗烷。硼前体选自硼烷和有机硼氢化物。有机硼氢化物具有通式R_xM(BH₄)_3-x，其中，R独立地选自H,CH₃,C₂H₅,C₆H₅和NH₂；M是独立地选自镓、铝和铟的IIIA族金属；x是1-3的整数。镓前体选自烷基镓、Ga(BH₄)₃和GaH₃。

本文进一步描述了外延生长掺杂硼和镓的硅锗层的方法。该方法包括在反应器室中提供包括单晶表面的衬底。该方法还包括将硅前体、锗前体、硼前体和镓前体引入反应室。因此，掺杂硼和镓的硅锗层生长在单晶表面上。硅前体、锗前体、硼前体和镓前体基本不含氯。

在一些实施例中，硅前体、锗前体、硼前体和镓前体基本不含卤素。

在一些实施例中，该方法还包括将载气引入反应器室。

在一些实施例中，载气不含氯。

在一些实施例中，载气不含卤素。

在一些实施例中，载气选自氢气、惰性气体和氮气。

在一些实施例中，载气包括选自氦、氖、氪、氩和氙的稀有气体。