[发明专利]一种实现卷积神经网络处理的系统及方法在审
申请号: | 202110571569.3 | 申请日: | 2021-05-25 |
公开(公告)号: | CN113379047A | 公开(公告)日: | 2021-09-10 |
发明(设计)人: | 蔡群林;门爱东;兰军;彭杰;周君临;展晓宇;黄笑天 | 申请(专利权)人: | 北京微芯智通科技合伙企业(有限合伙) |
主分类号: | G06N3/063 | 分类号: | G06N3/063;G06T1/20;G06T1/60 |
代理公司: | 北京辰权知识产权代理有限公司 11619 | 代理人: | 李小朋 |
地址: | 100000 北京市海淀区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 实现 卷积 神经网络 处理 系统 方法 | ||
本发明公开了一种实现卷积神经网络处理的系统及方法,方法包括:通过输入缓存模块缓存输入的图像数据;通过人工智能引擎模块从所述输入缓存模块读取所述图像数据,并进行预定的卷积神经网络处理得到特征值,并将特征值发送给输出缓存模块缓存;通过输出控制模块从所述输出缓存模块读取所述特征值并输出。本发明易于扩展,通过增加人工智能引擎模块中的引擎处理核数量,提高计算力;具有高能效比,可提供高密度计算性能。
技术领域
本发明涉及人工智能技术领域,具体涉及一种实现卷积神经网络处理的系统及方法。
背景技术
卷积神经网络是一种前馈神经网络,常应用于图像识别、语音识别等,其之所以被广泛应用,在于其海量数据、强大的算力和各种实现技术。
目前实现卷积神经网络的硬件平台包括有图像处理器(Graphic ProcessingUnit,GPU)、FPGA(Field Programmable Gate Array,现场可编程门阵列)和专用集成电路(ASIC,Application-Specific Integrated Circuit),但无论采用哪种硬件平台实现卷积神经网络,都面临着巨大的算力和复杂度等挑战。
发明内容
本发明的目的是针对上述现有技术的不足提出的一种实现卷积神经网络处理的系统及方法。
本发明的第一方面提出了一种实现卷积神经网络处理的系统,包括:
输入缓存模块,用于缓存输入的图像数据;
人工智能引擎模块,用于向所述输入缓存模块发送输入控制信号,以从所述输入缓存模块中读取所述图像数据;以及对读取的图像数据进行预定的卷积神经网络处理得到特征值,并向输出缓存模块发送输出缓存控制信号,以将特征值缓存至所述输出缓存模块;
所述输出缓存模块,用于缓存所述特征值,并在预定的输出控制下,输出缓存特征值;
寄存器模块,用于在所述卷积神经网络处理过程中,根据所述人工智能引擎模块发送的引擎状态信号和指令缓存模块发送的指令控制信号进行引擎核状态判定,并将状态判定结果发送给所述人工智能引擎模块;
指令缓存模块,用于根据输入数据生成所述指令控制信号。
本发明的第二方面提出了一种实现卷积神经网络处理的方法,所述方法包括:
通过输入缓存模块缓存输入的图像数据;
通过人工智能引擎模块从所述输入缓存模块读取所述图像数据,并进行预定的卷积神经网络处理得到特征值,并将特征值发送给输出缓存模块缓存;
通过输出控制模块从所述输出缓存模块读取所述特征值并输出。
基于上述第一方面和第二方面所述的实现卷积神经网络处理的系统及方法,本发明具有如下有益效果:
考虑到易扩展性和高能效比,本发明通过设计专用集成电路,其包括输入缓存模块、人工智能引擎模块、输出缓存模块、寄存器模块、以及指令缓存模块这五个大电路模块来实现卷积神经网络的处理,并且通过增加人工智能引擎模块中的引擎处理核数量,可以提高计算力,并提供高密度计算性能。
本技术方案支持目前常见网络模型的处理,比如AlexNet、VGG和ResNet等,可以适用于深度学习的训练、推理环节,可以应用于云端和终端。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明根据一示例性实施例示出的一种实现卷积神经网络处理的系统结构示意图;
图2为本发明根据一示例性实施例示出的一种输入缓存模块结构示意图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京微芯智通科技合伙企业(有限合伙),未经北京微芯智通科技合伙企业(有限合伙)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110571569.3/2.html,转载请声明来源钻瓜专利网。