[发明专利]多栅极环绕晶体管及其制备方法

说明书

本发明实施例涉及半导体器件领域，公开了一种多栅极环绕晶体管及其制备方法。本发明中，一种多栅极环绕晶体管，包括：至少一个半导体纳米线，半导体纳米线四周环绕设置有T个栅极纳米线，半导体纳米线和栅极纳米线之间设有绝缘介质层；半导体纳米线的两端分别作为晶体管的源极和漏极；T为大于等于2的整数。该实施例解决了多栅极晶体管因半导体纳米线共用一个栅极而无法实现寻址性控制的难题。

技术领域

本发明实施例涉及半导体器件领域，特别涉及一种多栅极环绕晶体管及其制备方法。

背景技术

场效应晶体管(field effect transistor，FET)在逻辑电路中占有重要地位，是芯片实现逻辑运算的基础。根据摩尔定律的预测，场效应晶体管的体积会随时间指数级地减小，而为了在小尺寸下追求更强的沟道控制能力，商业晶体管也经历了从平面式场效应晶体管到鳍式场效应晶体管(Fin field effect transistor，FinFET)的演变。虽然现有的主流商业化场效应晶体管仍是FinFET，但在更小的尺寸下，FinFET的结构不足以支持其自身重量。此外，漏电流的增大也使得FinFET难以维持FinFET的开关性能。在5nm以下工艺中，栅极全包围(gate-all-around，GAA)结构因较强的沟道控制能力成为了鳍式(Fin)结构的有力替代者，也使栅极全包围场效应晶体管(gate-all-around field effecttransistor，GAAFET)很可能成为未来各大半导体企业竞争的焦点。同时，随着微纳米加工水平的不断提高，半导体纳米线的生长工艺日益成熟，利用纳米线制备晶体管成为了进一步缩小晶体管沟道长度的可行途径。由于GAA结构对纳米线沟道中静电的控制能力较强，纳米线GAAFET的制备与研究也在学术界与工业界引起了广泛的关注。在现有的设计方案当中，纳米线GAAFET可大致分为水平排布与垂直排布两种，而垂直纳米线GAAFET的栅极环绕方式又可分为单纳米线环绕和多纳米线环绕两种。

经典的三端电压门控单纳米线环绕晶体管的刨面结构示意图如图1所示。图1中，半导体纳米线13的上端为第一金属(如Cr)层11，将该第一金属层11视为晶体管的漏极。同时，半导体纳米线13的柱体部分被第二金属层14完全包围，且半导体纳米线13及第二金属层14之间被氧化物(如SiO₂等)层12隔开。第二金属层14可以被视为晶体管的栅极。半导体纳米线13的下端则与另一导电材料层15相连，该导电层15为晶体管的源极。如果对栅极施加电压，半导体纳米线13的柱体表面部分将会产生感应电荷。当电压增大至一定程度时，半导体纳米线13的表面将形成沟道将漏极与源极导通，进而实现晶体管的开启。而当撤除栅极的电压时，沟道将会消失，从而使得漏极与源极断开，晶体管关闭。从图1中可以看出，由于单根半导体纳米线13被第二金属层14完全包围，通过调控该第二金属层14的电压即可实现对指定晶体管纳米线的可寻址性控制。但是，由于单根纳米线的工作电流较小(纳安级)，使得晶体管的开关效应相对不明显。同时，由于制备工艺的复杂性，实现单纳米线环绕晶体管的高密度集成制备存在着一定的困难，这些因素均限制了单纳米线环绕晶体管的应用前景。

多纳米线环绕晶体管的结构示意图如图2所示。其顶端金属层21可视为漏极，该金属层与半导体纳米线阵列22相连。该半导体纳米线阵列22下半部分被金属氧化物介质层23及金属层24完全包裹，金属层24可作为栅极。同时，该半导体纳米线阵列22下端以氧化物层25(如氧化硅)及硅层26为衬底，该衬底层底部为另一金属层27，该金属层27可视为源极。该多纳米线环绕晶体管阵列的工作原理与单纳米线环绕晶体管相同，均采用了在栅极上施加电压的方法，使纳米线表面产生感应电荷并形成沟道，以连接或断开上下两端的漏极与源极，进而实现晶体管的开关控制。从图2中可以看出，所有纳米线均采用并联方式与源极和漏极相连，半导体纳米线阵列22下半部分被金属层24完全包围，通过调控该金属层24的电压即可实现对该晶体管阵列的开关控制。但是，由于半导体纳米线阵列共用同一个金属栅极，当栅极被施加或撤除电压时，所有纳米线晶体管将同时开启或闭合。该结构下的纳米线晶体管阵列无法实现对单根晶体管的可寻址性控制，这是多纳米线环绕晶体管阵列的不足之处。

发明内容