[发明专利]半导体器件及其制备方法有效
| 申请号： | 202110524551.8 | 申请日： | 2021-05-13 |
| 公开（公告）号： | CN113380699B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 孙祥烈;许静;罗军;赵超 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/027;H01L23/532 |
| 代理公司： | 北京华沛德权律师事务所 11302 | 代理人： | 房德权 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制备 方法 | ||
1.一种半导体器件的制备方法，其特征在于，包括：
提供待填充层；
于所述待填充层的上表面形成图形化的掩膜层，基于所述掩膜层刻蚀所述待填充层，以形成待填充图形；
于所述待填充图形内和所述掩膜层的上表面形成填充层；
以所述掩膜层为刻蚀阻挡层刻蚀所述填充层，使所述填充层与所述掩膜层表面齐平；
去除所述掩膜层。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，于所述待填充层的上表面形成图形化的掩膜层，基于所述掩膜层刻蚀所述待填充层，以形成待填充图形，包括：
于所述待填充层的上表面形成图形化的第一掩膜层，基于所述第一掩膜层以第一刻蚀深度刻蚀所述待填充层，以形成第一待填充图形；
调整所述图形化的第一掩膜层的图形，以形成图形化的第二掩膜层，基于所述第二掩膜层以第二刻蚀深度刻蚀所述待填充层，以形成第二待填充图形。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述第一待填充图形包括通孔，所述第二待填充图形包括沟槽。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，所述待填充层包括介质层，所述填充层包括金属层。
5.如权利要求4所述的半导体器件的制备方法，其特征在于，所述金属层包括钌或钴。
6.如权利要求1所述的半导体器件的制备方法，其特征在于，所述掩膜层包括光刻胶。
7.一种半导体器件，其特征在于，包括：
待填充层，所述待填充层内具有待填充图形；
图形化的掩膜层，位于所述待填充层的上表面，所述图形化的掩膜层暴露所述待填充图形；
填充层，位于所述待填充图形内，所述填充层与所述掩膜层表面齐平。
8.如权利要求7所述的半导体器件，其特征在于，所述待填充图形包括互连的第一待填充图形和第二待填充图形，所述第一待填充图形包括通孔，所述第二待填充图形包括沟槽。
9.如权利要求7所述的半导体器件，其特征在于，所述待填充层包括介质层，所述填充层包括金属层，所述金属层包括钌或钴。
10.如权利要求7所述的半导体器件，其特征在于，所述掩膜层包括光刻胶。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110524551.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
