[发明专利]一种半导体器件及其制备方法、电子设备在审
申请号: | 202110524516.6 | 申请日: | 2021-05-13 |
公开(公告)号: | CN113380626A | 公开(公告)日: | 2021-09-10 |
发明(设计)人: | 孙祥烈;许静;罗军;赵超 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/786 |
代理公司: | 北京华沛德权律师事务所 11302 | 代理人: | 房德权 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 及其 制备 方法 电子设备 | ||
1.一种半导体器件制备方法,其特征在于,包括:
提供衬底层;
在所述衬底层表面形成绝缘层;
在所述绝缘层表面形成栅极;
将所述衬底层的预设区域刻蚀,形成两个空缺区域;所述预设区域为所述栅极在所述衬底层表面投影的外侧区域,所述空缺区域的深度大于所述衬底层的顶层硅厚度;
在所述两个空缺区域内形成源极和漏极。
2.根据权利要求1所述的半导体器件制备方法,其特征在于,还包括:
在所述空缺区域内形成所述源极和所述漏极之前,在所述空缺区域中形成热导率高于埋氧层热导率的介质层。
3.根据权利要求2所述的半导体器件制备方法,其特征在于,将所述衬底层的预设区域刻蚀,具体为:
将所述衬底层的所述预设区域刻蚀,露出所述衬底层的背衬硅。
4.根据权利要求1所述的半导体器件制备方法,其特征在于,在所述空缺区域内形成源极和漏极,包括:
在所述空缺区域内沉积多晶硅材料、硅锗材料和锗材料中的一种或多种;
对所述空缺区域内的沉积材料进行离子掺杂,形成所述源极和所述漏极。
5.根据权利要求4所述的半导体器件制备方法,其特征在于,对所述空缺区域内的沉积材料进行离子掺杂,形成所述源极和所述漏极,包括:
在所述栅极及所述绝缘层的两侧侧壁形成第一侧墙;所述第一侧墙的材料为氮化硅、氧化硅或低介电常数材料;
对所述沉积材料进行轻掺杂;
在所述第一侧壁外侧形成第二侧墙;所述第二侧墙的材料为氮化硅、氧化硅或低介电常数材料;
对所述沉积材料进行重掺杂,形成所述源极和所述漏极。
6.一种半导体器件,其特征在于,包括:
衬底层,所述衬底层上形成有两个空缺区域;
绝缘层,所述绝缘层位于所述衬底层表面;
栅极,所述栅极位于所述绝缘层表面;
源极和漏极,所述源极和漏极位于所述两个空缺区域内,所述空缺区域位于所述栅极在所述衬底层表面投影的外侧区域,且所述空缺区域的深度大于所述衬底层的顶层硅厚度。
7.根据权利要求6所述的半导体器件,其特征在于,还包括:介质层;所述介质层位于所述空缺区域内,且所述介质层的第一表面与所述源极和漏极接触,所述介质层的第二表面与所述衬底层的背衬硅接触;所述介质层的热导率高于所述埋氧层的热导率。
8.根据权利要求6所述的半导体器件,其特征在于,所述源极和漏极为掺杂离子的多晶硅材料、硅锗材料和锗材料中的一种或多种。
9.根据权利要求8所述的半导体器件,其特征在于,所述栅极及所述绝缘层的侧壁形成有侧墙,所述侧墙为氮化硅或氧化硅或低介电常数材料。
10.一种电子设备,其特征在于,包括权利要求6~9任一项所述的半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110524516.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造