[发明专利]一种CMOS结构栅极驱动器

权利要求书

1.一种CMOS结构栅极驱动器，其特征在于，包括：

输出驱动级（101），用于驱动外部功率开关管，所述输出驱动级（101）包括PMOS晶体管P1和NMOS晶体管N1，PMOS晶体管P1的漏极与NMOS晶体管N1的漏极相连，作为CMOS驱动器的输出端OUT；

死区时间控制电路（102），控制输出驱动级（101），并产生死区时间，所述死区时间控制电路（102）包括第一逻辑单元（201）、第二逻辑单元（202）、第三逻辑单元（203）和第四逻辑单元（204）；所述第二逻辑单元（202）接所述PMOS晶体管P1的栅极，所述第四逻辑单元（204）的接所述NMOS晶体管N1的栅极；

NMOS控制电路（103）和PMOS控制电路（104），分别用于控制死区时间控制电路（102）中的NMOS输入和PMOS输入；NMOS控制电路（103）接所述第三逻辑单元（203），PMOS控制电路（104），接所述第一逻辑单元（201）。

2.如权利要求1所述的CMOS结构栅极驱动器，其特征在于，所述第一逻辑单元（201）包括PMOS晶体管P11、PMOS晶体管P12和NMOS晶体管N11；

其中PMOS晶体管P11的源极接电源，漏极与PMOS晶体管P12的源极相连，栅极连接PMOS控制电路（104）的输出端；

PMOS晶体管P12的漏极与NMOS晶体管N11的漏极相连，作为第一逻辑单元（201）的输出端，PMOS晶体管P12的栅极与第四逻辑单元（204）的输出端相连；

NMOS晶体管N11的源极接地，栅极连接NMOS控制电路（103）的输出端。

3.如权利要求2所述的CMOS结构栅极驱动器，其特征在于，所述第二逻辑单元（202）包括PMOS晶体管P21和NMOS晶体管N21；

其中PMOS晶体管P21的源极接电源，漏极与NMOS晶体管N21的漏极相连，作为所述第二逻辑单元（202）的输出端；

PMOS晶体管P21的栅极与NMOS晶体管N21的栅极相连，作为第二逻辑单元（202）的输入端，并与第一逻辑单元（201）的输出端相连；

NMOS晶体管N21的源极与第四逻辑单元（204）的输出端相连。

4.如权利要求3所述的CMOS结构栅极驱动器，其特征在于，所述第三逻辑单元（203）包括PMOS晶体管P31、NMOS晶体管N31和NMOS晶体管N32；

其中PMOS晶体管P31的源极接电源，漏极与NMOS晶体管N32的漏极相连，作为第三逻辑单元（203）的输出端，PMOS晶体管P31的栅极连接PMOS控制电路（104）的输出端；

NMOS晶体管N32的源极与NMOS晶体管N31的漏极相连，栅极与第二逻辑单元（202）的输出端相连；

NMOS晶体管N31的源极接地，栅极连接NMOS控制电路（103）的输出端。

5.如权利要求4所述的CMOS结构栅极驱动器，其特征在于，所述第四逻辑单元（204）包括PMOS晶体管P41和NMOS晶体管N41；

其中PMOS晶体管P41的源极与第二逻辑单元（202）的输出端相连，PMOS晶体管P41的漏极与NMOS晶体管N41的漏极相连，作为第四逻辑单元（204）的输出端，PMOS晶体管P41的栅极与NMOS晶体管N41的栅极相连，作为第四逻辑单元（204）的输入端，并与第三逻辑单元（203）的输出端相连，NMOS晶体管N41的源极接地。

6.如权利要求5所述的CMOS结构栅极驱动器，其特征在于，所述NMOS控制电路（103）包括PMOS晶体管P51、PMOS晶体管P52、NMOS晶体管N51、电流源X1、电阻R1和R2，

其中PMOS晶体管P51和PMOS晶体管P52的源端均连接电流源X1；

PMOS晶体管P51的漏极连接NMOS晶体管N51的栅极，并通过电阻R1连接NMOS晶体管N51的漏极；

PMOS晶体管P52的漏极通过电阻R2连接NMOS晶体管N51的漏极。