[发明专利]工作周期校正电路及其方法

权利要求书

1.一种工作周期校正电路，包含：

一第一反相缓冲器，设置以自一第一节点接收一第一电压并将一第二电压输出至一第二节点，该第一反相缓冲器包含：

一第一P型可调电阻器，通过一第一数位字控制；

一第一PMOS晶体管，设置以在该第一电压自高至低转换时，通过该第一P型可调电阻器向该第二节点注入一第一上拉电流；

一第一N型可调电阻器，通过一第二数位字控制；及

一第一NMOS晶体管，设置以在该第一电压自低至高转换时，自该第二节点通过该第一N型可调电阻器汲取一第一下拉电流；及

一第二反相缓冲器，设置以自该第二节点接收该第二电压并输出一第三电压至一第三节点，该第二反相缓冲器包含：

一第二P型可调电阻器，通过与该第二数位字互补的一第三数位字控制；

一第二PMOS晶体管，设置以在该第二电压自高至低转换时，通过该第二P型可调电阻器将一第二上拉电流注入至该第三节点；

一第二N型可调电阻器，通过与该第一数位字互补的一第四数位字控制；及

一第二NMOS晶体管，设置以在该第二电压自低至高转换时，自该第三节点通过该第二N型可调电阻器汲取一第二下拉电流。

2.如权利要求1所述的工作周期校正电路，其中，该第一P型可调电阻器包含多个电阻器串联连接多个PMOS晶体管，所述多个电阻器设置以形成一传导路径，所述多个PMOS晶体管分别通过多个逻辑信号控制，设置以有条件地使该传导路径的部分被短路，所述多个逻辑信号为自该第一数位字编码，且该第一数位字的增加导致该传导路径的少部分被短路，因此该传导路径的电阻值较大。

3.如权利要求1所述的工作周期校正电路，其中，该第二P型可调电阻器包含多个电阻器串联连接多个PMOS晶体管，所述多个电阻器设置以形成一传导路径，所述多个PMOS晶体管分别通过多个逻辑信号控制，设置以有条件地使该传导路径的部分被短路，所述逻辑信号为自该第三数位字编码，且该第三数位字的增加导致该传导路径的少部分被短路，因此该传导路径的电阻值较大。

4.如权利要求1所述的工作周期校正电路，其中，该第一N型可调电阻器包含多个电阻器串联连接多个NMOS晶体管，所述多个电阻器设置以形成一传导路径，所述多个NMOS晶体管分别通过多个逻辑信号控制，设置以有条件地使该传导路径的部分被短路，所述逻辑信号为自该第二数位字编码，且该第二数位字的增加导致该传导路径的多部分被短路，因此该传导路径的电阻值较小。

5.如权利要求1所述的工作周期校正电路，其中，该第二N型可调电阻器包含多个电阻器串联连多个NMOS晶体管，所述多个电阻器设置以形成一传导路径，所述多个NMOS晶体管分别通过多个逻辑信号控制，设置以有条件地使该传导路径的部分被短路，所述多个逻辑信号为自该第四数位字编码，且该第四数位字的增加导致该传导路径的多部分被短路，因此该传导路径的电阻值较小。

6.如权利要求1所述的工作周期校正电路，其中，除非将该第一P型可调电阻器的电阻值设置为最小值，否则该第一PMOS晶体管的导通电阻值实质上小于该第一P型可调电阻器的电阻值；除非将该第二P型可调电阻器的电阻值设置为最小值，否则该第二PMOS晶体管的导通电阻值实质上小于该第二P型可调电阻器的电阻值；除非将该第一N型可调电阻器的电阻值设置为最小值，否则该第一NMOS晶体管的导通电阻值实质上小于该第一N型可调电阻器的电阻值；除非将该第二N型可调电阻器的电阻值设置为最小值，否则该第二NMOS晶体管的导通电阻值实质上小于该第二N型可调电阻器的电阻值。