[发明专利]自校准的低噪声工作周期校正电路及其方法

说明书

本发明涉及一种自校准的低噪声工作周期校正电路及方法。该电路包含：核心电路，配置为根据控制信号接收输入时钟及输出输出时钟；工作周期检测电路，配置为根据比较输出时钟的工作周期及目标值而输出逻辑信号；以及控制器，配置为根据逻辑信号输出控制信号。核心电路具有编码器，配置为将控制信号编码为多个控制字、以及多个工作周期校正缓冲器以级联拓扑配置，并分别由所述控制字控制。

技术领域

本公开包含与2020年5月18日所申请的正在审查中的美国专利申请号16/876,165相关的技术主题，该专利申请案的说明书并入本公开。本发明涉及一种工作周期校正技术，尤其涉及一种有效地减少闪烁噪声(flicker)和电源噪声的工作周期校正电路及其方法。

背景技术

许多现代电子电路需要精确的时钟才能正常运行。时钟是一种电压信号，并在低准位与高准位之间周期性地来回切换。电压信号保持在高准位的时间百分比称为工作周期。许多电路需要特定的时钟工作周期以提供最佳的性能。例如，在同时使用时钟的上升缘及下降缘的多相时钟系统中，通常需要50％的工作周期。然而，时钟的实际工作周期可能会偏离期望值。工作周期校正电路通常用于使时钟具有大约其所需的工作周期。

如正在申请中的相关美国专利申请案16/876,165所述，需要的是一种能有效地降低闪烁噪声及电源或接地的噪声的工作周期校正电路。

发明内容

在一实施例中，提供一种电路。电路包含：一核心电路配置为根据一控制信号来接收一输入时钟及输出一输出时钟，核心电路包含配置为将控制信号编码为多个控制字的一编码器以及分别由控制字来控制并以一级联拓扑配置的多个工作周期校正缓冲器；一工作周期检测电路配置为根据比较输出时钟的一工作周期及一目标值来输出一逻辑信号；以及一控制器配置为根据逻辑信号来输出控制信号。其中：控制字的总和相同于控制信号的值；每个工作周期校正缓冲器分别由对应的控制字中的其中之一来控制，每个工作周期校正缓冲器包含级联的一第一反相缓冲器及一第二反相缓冲器，第一反相缓冲器包含一第一P型金属氧化半导体晶体管、一第一P型可调谐电阻、一第一N型金属氧化半导体晶体管及一第一N型可调谐电阻，第二反相缓冲器包含一第二P型金属氧化半导体晶体管、一第二P型可调谐电阻、一第二N型金属氧化半导体晶体管及一第二N型可调谐电阻；以及对应的每个控制字的值增加致使第一P型可调谐电阻与第一N型可调谐电阻之间的电阻差增加，及致使第二N型可调谐电阻与第二P型可调谐电阻之间的电阻差增加。

在一实施例中，提供一种方法。方法包含：根据以一核心电路的一控制信号来转换一输入时钟为一输出时钟，其中核心电路包含配置为将控制信号编码为多个控制字的一编码器以及分别由控制字来控制并以一级联拓扑配置的多个工作周期校正缓冲器；以一工作周期检测电路来根据比较输出时钟的一工作周期及一目标值来输出一逻辑信号；以及根据逻辑信号更新控制信号。其中：控制字的总和相同于该控制信号的值；每个工作周期校正缓冲器分别由对应的控制字中的其中之一来控制，工作周期校正缓冲器包含级联的一第一反相缓冲器及一第二反相缓冲器，第一反相缓冲器包含一第一P型金属氧化半导体晶体管、一第一P型可调谐电阻、一第一N型金属氧化半导体晶体管及一第一N型可调谐电阻，第二反相缓冲器包含一第二P型金属氧化半导体晶体管、一第二P型可调谐电阻、一第二N型金属氧化半导体晶体管及一第二N型可调谐电阻；以及对应的每个控制字的值增加致使第一P型可调谐电阻与第一N型可调谐电阻之间的电阻差增加，及致使第二N型可调谐电阻与第二P型可调谐电阻之间的电阻差增加。

附图说明

图1示出根据本发明一实施例中的自校准的工作周期校正电路的示意图。

图2示出工作周期校正缓冲器的示意图。

图3示出工作周期检测电路的示意图。

符号说明

100：自校准的工作周期校正电路

110：核心电路

111至114：工作周期校正缓冲器