[发明专利]GAA晶体管结构及其制备方法、电子设备

说明书

本发明提供了一种GAA晶体管结构及其制备方法、电子设备，其中的结构包括：晶体管基底、多个器件单元；器件单元包括设于晶体管基底的堆叠层与横跨堆叠层外侧的外金属栅，堆叠层包括交替层叠的多个纳米层与多个金属栅层；多个器件单元包括PMOS器件单元与NMOS器件单元，PMOS器件单元设于衬底的PMOS区，NMOS器件单元设于衬底的NMOS区；沿目标方向，PMOS区上的PMOS器件单元的分布数量多于NMOS区上NMOS器件单元的分布数量，目标方向垂直于纳米层的沟道方向，PMOS器件单元的纳米层中用于载流的表面的总面积大于NMOS器件单元的纳米层中用于载流的表面的总面积，提高了GAA晶体管结构的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种GAA晶体管结构及其制备方法、电子设备。

背景技术

近年来，基于硅的芯片工艺遵循摩尔定律不断发展，器件结构从平面晶体管发展到鳍式晶体管、以至环栅晶体管，相应地，一系列创新性工艺技术也随之被发明和应用。在传统的平面晶体管中，在Si(100)面上空穴迁移率大约为电子迁移率一半，为了使PMOS与NMOS电流匹配形成CMOS，不得不设计大面积的PMOS：大约是NMOS的2倍。为了缩减PMOS的尺寸(footprint)，人们发明了应变硅(Strained-Si)技术，通过在PMOS沟道上引入压应力增大Si面上空穴的迁移率，提升PMOS电流匹配NMOS。

随着晶体管器件尺寸不断缩小，晶体管沟道不断缩短，小尺寸效应越来越明显，鳍式晶体管应势而生。鳍式晶体管(FinFET)的栅极采用了类似鱼鳍的叉状3D架构，从三个侧面包裹沟道，增强了沟道电流控制、减少了漏电流。在FinFET技术中，大部分载流子在Si(110)侧壁上进行传输，此时电子的迁移率反而要比空穴的迁移率小(如下表格所示)。因此在FinFET技术中引入了stress拉应力之后，同样footprint下的NMOS区和PMOS区电流基本可以做到平衡。

随着3纳米节点的来临，对于晶体管的栅控能力、尺寸和功耗等都提出了更高的要求，相比于FinFET结构，环栅晶体管(GAA)通过栅极对沟道(多个纳米片/纳米线)的四面包裹，可以实现更优异的晶体管性能，更能满足3nm节点乃至以下尺寸的技术要求。在环栅纳米片(或纳米线)沟道中，载流子沿着Si的上下面(可例如图1中的纳米层上下表面10311)和Si的侧壁(可例如图1中的纳米层侧表面10312)进行传输，此时在Si的侧壁上的空穴迁移率约为电子迁移率的1/3，迁移率失配严重。

发明内容

本发明提供一种GAA晶体管结构及其制备方法、电子设备，以解决PMOS区和NMOS区性能失衡的问题。

根据本发明的第一方面，提供了一种GAA晶体管结构，包括：晶体管基底、多个器件单元；所述器件单元包括设于所述晶体管基底的堆叠层与横跨所述堆叠层外侧的外金属栅，所述堆叠层包括交替层叠的多个纳米层与多个金属栅层；

所述多个器件单元包括PMOS器件单元与NMOS器件单元，所述PMOS器件单元设于所述晶体管基底的PMOS区，所述NMOS器件单元设于所述晶体管基底的NMOS区；

沿目标方向，所述PMOS区上的PMOS器件单元的分布数量多于所述NMOS区上NMOS器件单元的分布数量，所述目标方向垂直于所述纳米层的沟道方向，所述PMOS器件单元的纳米层中用于载流的表面的总面积大于所述NMOS器件单元的纳米层中用于载流的表面的总面积。

可选的，所述PMOS器件单元中纳米层与金属栅层的宽度小于所述NMOS器件单元中纳米层与金属栅层的宽度，其中的宽度指沿所述目标方向的尺寸。

可选的，所述器件单元还包括源极与漏极，沿所述沟道方向，所述源极与漏极分布于对应堆叠层的两侧，并与其中的纳米层连接。

可选的，所述PMOS器件单元的宽度相同，所述NMOS器件单元的宽度相同，其中的宽度指沿所述目标方向的尺寸。